近年来，CPLD/FPGA技术迅速发展，己经成为实现数字信号处理的重要技术之一。本文讨论的就是应用FPGA实现两个数字信号处理模块，它们分别是数字脉冲压缩系统与选大恒虚警检测器。在第一部分中，首先说明了数字脉压技术是现代...
数字脉压与恒虚警检测器
资料详细技术说明
近年来，CPLD/FPGA技术迅速发展，己经成为实现数字信号处理的重要技术之一。本文讨论的就是应用FPGA实现两个数字信号处理模块，它们分别是数字脉冲压缩系统与选大恒虚警检测器。在第一部分中，首先说明了数字脉压技术是现代雷达中重要的信号处理技术之一，而FFT变换模块则是硬件实现脉压技术的核心部分；然后介绍了FFT的基本知识以及基于FPGA IP cole实现的数字脉压的详细设计方案，并给出了设计的仿真结果、仿真波形以及与软件仿真结果的对比，最后给出了设计的优化建议。第二部分，首先也是说明了CFAR(Constant FalseAlarm Rate)检测器是雷达信号检测领域的一个重要组成部分，并从理论上阐述了多种恒虚警检测器的实现方法，然后给出了一种利用FPGA来实现GO-CFAR检测器的方案，并介绍了CFAR检测器各个模块的设计和实现。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →