FPGA时延故障测试技术研究.rar

现场可编程门阵列FPGA是一种现场可编程专用集成电路，它将通用门阵列结构与现场可编程的特性结合于一体，如今，FPGA系列器件己成为最受欢迎的器件之一。随着FPGA器件的应用越来越广泛，FPGA的测试技术得到了广泛重视和研究。基于FPGA可编程的特性，应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试，确保芯片在任何用户可能的编程下都可靠工作。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展，FPGA的结构也越来越复杂，使大量的故障难以使用传统方法进行测试，FPGA设计者把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决大规模集成电路测试问题开辟了新的有效途径，而内建自测试方法是其中一个重要的技术。 本论文正是针对上述问题，首先剖析了大规模集成电路相关测试标准(IEEE1149.1～1149.6、IEEEl450、IEEE1500、IEEE-ISTO Nexus 5001)，并设计仿真了边界扫描测试结构，对VLSI的测试理论和测试技术具有一定的指导意义。其次以Xilinx系列FPGA为主要的研究对象，在详细研究FPGA内部结构、故障模型、配置模式的基础上，重点探讨了BIST原理、测试压缩和应用，设计了BIST测试结构，通过ModelSim软件仿真表明了设计的正确性。本文最后研究了FPGA器件BIST时延故障测试技术和方法、给出了FPGA时延故障测试配置，并分析了目前流行的FPGA BIST方法的特点及动态可重构FPGA尚待解决的一些问题。 本研究成果为国内自主研发FPGA器件提供了有力保障，具有重大科研与理论价值。

点击标签浏览更多相关技术资料资源：