纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技...
层次式FPGA映射算法.rar
资料详细技术说明
随着现场可编程逻辑门阵列（FPGA）在功能、密度、速度上的不断提升和成本的降低，使得它的应用越来越广泛。同时FPGA结构也越来越复杂多变，这就要求其电子设计自动化（EDA）系统功能需要扩充、性能需要提高。对EDA工具中运用算法的深入研究势在必行。 本文针对其EDA系统中映射环节的算法进行深入研究，并且实现了此模块。首先，根据Xinlinx Virtex器件逻辑块结构建立了一种层次式FPGA逻辑块结构模型XVCLB。在这种结构模型中分别用可量化参数描述逻辑块，数学矩阵描述局部互连开关矩阵，有向图描述逻辑单元的输入输出和逻辑单元的电路结构。然后在已有查找表（LUT）映射算法Flowmap、cutmap的基础上获得了xvcmap，此算法提高了映射速度，减少了资源占有率。本文还运用了逻辑单元功能电路（XVGen算法可以从逻辑块结构模型生成逻辑单元功能电路集）的概念来描述逻辑功能，且得到了适用于XVCLB模型的逻辑单元映射算法XVmap。此算法将电路抽象成有向图的数学模型后，采用子图同构算法实现电路匹配。此外本文还改进了已有Cluster结构模型中开关矩阵的模型，获得了适用于XVCLB模型的逻辑单元装箱算法XVPack。算法核心是在考虑各类约束条件下采用贪婪算法将逻辑单元装箱到层次逻辑块中。经实验表明，本文提出的结构模型和算法更适用于商用FPGA。 关键词：FPGA； LUT映射算法 ； 逻辑单元映射算法 ； 逻辑装箱算法
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →