📦 EoS中虚级联及LCAS功能的芯片设计与FPGA实现.rar - 免费下载

随着Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为EoS技术。EoS技术的出现，较好的实现了数据业务在SDH网络中的高效传输，最大程度地利用了现有的网络资源。 @@ 通常，EoS技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的SDH通道，解决了以太网和SDH净荷速率的不匹配，并增加SDH传送网的通道颗粒，提高了SDH网络带宽利用率；其二，基于虚级联的LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高SDH链路的利用率。 @@ 基于对虚级联和LCAS的分析研究，作者提出了一种切实可行、经济有效的实现EoS系统中虚级联和LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和LCAS功能的芯片级设计和FPGA实现。 @@ 首先，文章介绍了EoS系统中SDH、虚级联及LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS状态机、时钟使能控制模块、开销处理等部分的设计，并使用Verilog HDL的可综合子集实现了各部分的RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于FPGA环境下的综合、布局规划、布局布线流程。最后，在以上FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 @@ 本文采用自顶向下（Top-Down）的设计方法，通过RTL级Verilog HDL完成了芯片的硬件描述。在Xilinx ISE 9．1i集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及FPGA下载配置。采用Mentor Graphics Inc．的Modelsim进行仿真，采用Synplicity Inc．的Synplify Pro 8．1完成设计综合，ISE 9．1i提供了Modelsim和Synplify的 软件接口，可在ISE 9．1i中予以直接启动。用ISE 9．1i自带的布局规划器和FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商FPGA器件的性价比，选用Xilinx公司Spartan-3E系列的XC3S500E-4FG320C器件完成了该芯片的FPGA实现。将物理实现生成的下载文件写入到FPGA的E2PROM之后，采用Xilinx Spartan 3E Starter Kit开发板进行芯片实现。@@ 本文的主要贡献为：给出了该芯片完整的设计方案，完成了EoS系统中虚级联与LCAS的集成化设计；完成了SDRAM控制器、异步FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。 @@关键词：基于SDH的以太网传输业务；同步数字体系；虚级联；链路容量调整机制

点击标签查看更多相关资源：