资源详细信息
基于层次法实现EOS芯片的后端设计 - 资源详细说明
本文分析了深亚微米后端设计流程，提出基于层次法实现芯片后端设计的方法，并且在0.18um
CMOS 工艺下实现6 百万门的EOS 芯片。在超大规模的芯片后端设计中，层次法设计方法优于展平法的设计
CMOS 工艺下实现6 百万门的EOS 芯片。在超大规模的芯片后端设计中，层次法设计方法优于展平法的设计
立即下载 基于层次法实现EOS芯片的后端设计
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →