📦 FPGA中CLB电路的设计研究.rar - 免费下载

可编程逻辑模块(CLB)是现场可编程门阵列(FPGA)中的核心可配置逻辑单元，FPGA的逻辑功能就是靠CLB单元的配置以及大规模的CLB单元级联来实现的。本文采用Verilog硬件描述语言来设计CLB的电路，用NC-VERILOG工具对HDL程序进行了仿真验证，并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件库，在CADENCE软件的schematic工具中实现了CLB的电路网表，最后通过模拟仿真验证了电路的实际信号与时序。在达到设计要求之后交付华微公司的版图部门予以实现电路的版图并最终应用于FPGA芯片。 设计过程首先将CLB电路划分为逻辑电路，互连开关矩阵，使能选择模块，SRAM存储及配置模块几大部分，再采用Verilog语言分别描述每个模块的功能，然后参照数据手册以及ISE产生的配置数据找出各模块的配置规律与互连关系，最后利用各模块之间的信号互连关系实现整体电路。在设计的程序通过仿真验证之后，选择台积电0.18um工艺的华微公司的电路结构单元，使用全定制电路设计方法实现CLB的电路网表。然后参考专利对电路结构进行优化，之后在工作站中利用EDA软件完成信号的时序检验，在信号时序验证通过之后就基本完成了项目的要求。后端的版图设计与验证由专门的设计人员负责，在版图完成之后就可以出带生产芯片。 本文利用SRAM技术的在系统可编程特性，结合数字电路前端设计方法，实现了一种既能够满足作Virtex-E系列FPGA基本逻辑单元应用又可动态配置的CLB电路结构。所设计的CLB电路Verilog程序，可用于同架构更大规模FPGA芯片正向设计的需要。同时为了和FPGA设计项目组的其他设计人员相配合，本文所设计的全定制CLB电路可实际应用于FPGA芯片中，目前芯片整体电路已完成后端版图设计与仿真验证，处于流片中。本课题打破了FPGA核心关键设计技术和产品制造被国外公司所垄断的不利局面，满足了国防和工业生产的需要。

点击标签查看更多相关资源：