基于FPGA的数字下变频技术研究与实现

数字下变频(DDC：Digital Down Convert)是将中频信号数字下变频至零中频且使信号速率下降至适合通用DSP器件处理速率的技术。实现这种功能的数字下变频器是软件无线电的核心部分。采用专用DDC芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。FPGA工艺发展迅速，处理能力强，相对于ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。正因为这些优点，使得FPGA 在软件无线电的研究和开发中起着越来越重要的作用。本文在分析软件无线电和数字信号处理等相关技术的基础上，研究了基于 FPGA的软件无线电数字下变频技术实现方法。本文首先研究分析了数字下变频 NCO模块、CIC滤波器模块、HB滤波器模块以及FIR滤波器模块的主要实现算法及其改进，并确定各模块的实现方式。然后通过MATLAB仿真选择合适的参数，再在Xilinx公司的ISE10.0开发环境下，编写Verilog程序完成了数字下变频器中 NCO、CIC积分梳状滤波抽取器、HB滤波器和FIR滤波器等关键模块设计，并利用Modelsim软件对各设计模块的实现方法进行了仿真。仿真结果表明，设计的各个模块及系统整体功能都达到系统设计要求，验证了设计的正确性。关键词：数字下变频；软件无线电；数字滤波器；FPGA；DSP

点击标签浏览更多相关技术资料资源：