4040 CMOS 12级二进制计数、分频器

相 关 资 源

• 4040 CMOS 12级二进制计数、分频器免费下载

  资源简介：The CD4020BC, CD4060BC are 14-stage ripple carrybinary counters, and the CD4040BC is a 12-sta

  标签： 4040 CMOS 二进制计 分频器

  上传时间： 2013-05-15

  上传用户：ajaxmoon

• CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集: 4000免费下载

  资源简介：CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:4000 CMOS 3输入双或非门1反相器.pdf4001 CMOS 四2输入或非门.pdf4002 CMOS 双4输入或非门.pdf4006 CMOS 18级静态移位寄存器.pdf4007 CMOS 双互补对加反相器.pdf4008 CMOS 4位二进制并行...

  标签： cd40 cd45 datasheet

  上传时间： 2021-11-09

  上传用户：kent

• 带分频器的bcd计数电路设计免费下载

  资源简介：带分频器的bcd计数电路设计，verilog源码

  标签： bcd 分频器 计数电路

  上传时间： 2014-01-14

  上传用户：s363994250

• 常用2、4、6及任意偶数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-17

  上传用户：330402686

• 常用1、3、5及任意奇数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-26

  上传用户：rishian

• 介绍8位加法器、分频电路、数字秒表的PPT免费下载

  资源简介：介绍8位加法器、分频电路、数字秒表的PPT，带源码，解释详细，一步一步学习，是学习VHDL的好

  标签： 8位 加法器 分频电路

  上传时间： 2013-12-23

  上传用户：Divine

• EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器免费下载

  资源简介：EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器

  标签： VHDL EDA 函数 交通灯

  上传时间： 2013-12-23

  上传用户：yyq123456789

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• vhdl语言描述分频器免费下载

  资源简介：vhdl语言描述分频器，实现2、4、8、16……分频，经过实践

  标签： vhdl 语言 分频器

  上传时间： 2013-12-30

  上传用户：hongmo

• 计数,定时器应用.拨码开关一次只选一个..393作分频器用免费下载

  资源简介：计数,定时器应用.拨码开关一次只选一个..393作分频器用

  标签： 393 定时器 分频器 拨码开关

  上传时间： 2014-01-07

  上传用户：lhw888

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计免费下载

  资源简介：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可...

  标签： FPGA CPLD VHDL 分频器

  上传时间： 2013-12-15

  上传用户：从此走出阴霾

• 数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时免费下载

  资源简介：数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。

  标签： 数控 分频器 数据 输入端

  上传时间： 2013-12-11

  上传用户：黑漆漆

• 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性免费下载

  资源简介：数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...

  标签： VHDL 数控 分频器 修改

  上传时间： 2014-11-29

  上传用户：1051290259

• 自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.免费下载

  资源简介：自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.

  标签： VHDL EDA 交通灯控制器 分频器

  上传时间： 2017-08-10

  上传用户：ghostparker

• 键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz免费下载

  资源简介：键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz

  标签： 100K 10K 1Hz MHz

  上传时间： 2014-01-17

  上传用户：qweqweqwe

• 74LS294 74LS292分频器免费下载

  资源简介：数字芯片的简单应用有74LS294和74LS292分频器。

  标签： 74 LS 294 292

  上传时间： 2013-12-27

  上传用户：caiguoqing

• HT49 MCU的可编程分频器(PFD)使用指南免费下载

  资源简介：HT49 MCU的可编程分频器(PFD)使用指南 本文主要介绍 HT49 单片机可编程分频器（PFD）的使用及注意事项。

  标签： MCU PFD HT 49

  上传时间： 2013-11-03

  上传用户：crazyer

• 半整数分频器电路的VHDL源程序免费下载

  资源简介：半整数分频器电路的VHDL源程序，供大家学习和讨论。

  标签： VHDL 整数 分频器 电路

  上传时间： 2013-12-24

  上传用户：gxf2016

• 用VHDL编写的8位全加器,数字分频器等程序免费下载

  资源简介：用VHDL编写的8位全加器,数字分频器等程序

  标签： VHDL 8位 编写 全加器

  上传时间： 2013-12-16

  上传用户：ztj182002

• 数控分频器设计:对于一个加法计数器免费下载

  资源简介：数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。

  标签： 数控 分频器 加法 计数器

  上传时间： 2015-07-16

  上传用户：wxhwjf

• 基于VHDL语言描述的一个分频器免费下载

  资源简介：基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。

  标签： VHDL 语言 分频器

  上传时间： 2013-12-31

  上传用户：集美慧

• windows32 汇编 8253分频器免费下载

  资源简介：windows32 汇编 8253分频器

  标签： windows 8253 32 汇编

  上传时间： 2013-12-01

  上传用户：亚亚娟娟123

• 本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.免费下载

  资源简介：本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.

  标签： VerilogHDL 语言 分频器 计数器

  上传时间： 2013-12-15

  上传用户：缥缈

• 本文主要介绍了50％占空比三分频器的三种设计方法免费下载

  资源简介：本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。

  标签： 三分频 设计方法

  上传时间： 2014-01-25

  上传用户：凌云御清风

• CPLD 的程序,分频器免费下载

  资源简介：CPLD 的程序,分频器

  标签： CPLD 程序 分频器

  上传时间： 2014-01-12

  上传用户：671145514

• 用verilog编写适中分频器 并且还有测试程序免费下载

  资源简介：用verilog编写适中分频器 并且还有测试程序

  标签： verilog 编写 分频器 测试程序

  上传时间： 2013-12-17

  上传用户：evil

• 任意N进制分频器的标准VHDL代码（原创）免费下载

  资源简介：任意N进制分频器的标准VHDL代码（原创）

  标签： VHDL N进制 分频器 代码

  上传时间： 2013-12-25

  上传用户：洛木卓

• 分频器免费下载

  资源简介：分频器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的

  标签： 分频器

  上传时间： 2013-12-21

  上传用户：redmoons

• 基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)免费下载

  资源简介：基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)

  标签： FPGA VHDL 分频器 仿真

  上传时间： 2013-12-14

  上传用户：haoxiyizhong