The CD4020BC, CD4060BC are 14-stage ripple carry
binary counters, and the CD4040BC is a 12-sta
资源简介:The CD4020BC, CD4060BC are 14-stage ripple carrybinary counters, and the CD4040BC is a 12-sta
上传时间: 2013-05-15
上传用户:ajaxmoon
资源简介:CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:4000 CMOS 3输入双或非门1反相器.pdf4001 CMOS 四2输入或非门.pdf4002 CMOS 双4输入或非门.pdf4006 CMOS 18级静态移位寄存器.pdf4007 CMOS 双互补对加反相器.pdf4008 CMOS 4位二进制并行...
上传时间: 2021-11-09
上传用户:kent
资源简介:带分频器的bcd计数电路设计,verilog源码
上传时间: 2014-01-13
上传用户:s363994250
资源简介:常用2、4、6及任意偶数分频器的VHDL代码实现(原创)
上传时间: 2013-12-16
上传用户:330402686
资源简介:常用1、3、5及任意奇数分频器的VHDL代码实现(原创)
上传时间: 2013-12-26
上传用户:rishian
资源简介:介绍8位加法器、分频电路、数字秒表的PPT,带源码,解释详细,一步一步学习,是学习VHDL的好
上传时间: 2013-12-23
上传用户:Divine
资源简介:EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
上传时间: 2013-12-23
上传用户:yyq123456789
资源简介:利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~HEX2显示分钟(0~59),用HEX1~HEX0显示秒钟(0~59)。
上传时间: 2014-12-19
上传用户:dbs012280
资源简介:vhdl语言描述分频器,实现2、4、8、16……分频,经过实践
上传时间: 2013-12-30
上传用户:hongmo
资源简介:计数,定时器应用.拨码开关一次只选一个..393作分频器用
上传时间: 2014-01-07
上传用户:lhw888
资源简介:分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先...
上传时间: 2016-06-14
上传用户:wpwpwlxwlx
资源简介:本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可...
上传时间: 2013-12-15
上传用户:从此走出阴霾
资源简介:数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间: 2013-12-11
上传用户:黑漆漆
资源简介:数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间: 2014-11-28
上传用户:1051290259
资源简介:自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数.
上传时间: 2017-08-10
上传用户:ghostparker
资源简介:键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
上传时间: 2014-01-16
上传用户:qweqweqwe
资源简介:数字芯片的简单应用有74LS294和74LS292分频器。
上传时间: 2013-12-27
上传用户:caiguoqing
资源简介:HT49 MCU的可编程分频器(PFD)使用指南 本文主要介绍 HT49 单片机可编程分频器(PFD)的使用及注意事项。
上传时间: 2013-11-03
上传用户:crazyer
资源简介:半整数分频器电路的VHDL源程序,供大家学习和讨论。
上传时间: 2013-12-23
上传用户:gxf2016
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。
上传时间: 2015-07-15
上传用户:wxhwjf
资源简介:基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。
上传时间: 2013-12-31
上传用户:集美慧
资源简介:windows32 汇编 8253分频器
上传时间: 2013-12-01
上传用户:亚亚娟娟123
资源简介:本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.
上传时间: 2013-12-15
上传用户:缥缈
资源简介:本文主要介绍了50%占空比三分频器的三种设计方法,并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD,在QUARTUSⅡ4.2软件平台上进行。
上传时间: 2014-01-24
上传用户:凌云御清风
资源简介:CPLD 的程序,分频器
上传时间: 2014-01-12
上传用户:671145514
资源简介:用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-12-17
上传用户:evil
资源简介:任意N进制分频器的标准VHDL代码(原创)
上传时间: 2013-12-25
上传用户:洛木卓
资源简介:分频器,用VHDL语言编码,可能对你用处不是很大,但做为参考还是很大用处的
上传时间: 2013-12-20
上传用户:redmoons
资源简介:基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
上传时间: 2013-12-14
上传用户:haoxiyizhong