有关于加法器的vhdl编程,是用赛灵思的fpga实现的,可以在赛灵思网站上找到更具体的说明
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
40_generic_dec.vhd
1.8 KB
包内组件
2
FILE
readme.txt
238 B
包内组件
3
FILE
41_generic_testbench.vhd
1.1 KB
包内组件