提供《VLSI parameters extraction,use pso algorithm to optimize them.》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 494 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
uart_version2.mt
11 B
包内组件
2
FILE
uart_top.jhd
包内组件
3
FILE
uart_version2.ini
包内组件
4
FILE
uart_version2.pt
6 B
包内组件
5
FILE
uart_3.lci
1.1 KB
包内组件
6
FILE
uart_regs.edi
121 KB
包内组件
7
FILE
uart_regs.msg
包内组件
8
FILE
uart_regs.plg
498 B
包内组件
9
FILE
uart_regs.srs
57.7 KB
包内组件
10
FILE
timescale.v
4.3 KB
包内组件
11
FILE
uart_3.ini
包内组件
12
FILE
uart_top.jhd (子目录 #2)
152 B
包内组件