欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
本文件是针对了解闹钟控制系统而写的一个VHDL源代码。
本文件是针对了解闹钟控制系统而写的一个VHDL源代码。
VHDL/FPGA/Verilog
4612 K
167 次下载
2017-02-03
资源详细信息
文件格式
RAR
文件大小
4612 K
资源分类
VHDL/FPGA/Verilog
上传者
yingyingyingyin
发布时间
2017-02-03 10:31
下载统计
167
次
所需积分
2 积分
本文件是针对了解闹钟控制系统而写的一个VHDL源代码。 - 资源详细说明
本文件是针对了解闹钟控制系统而写的一个VHDL源代码。
本文件是针对了解闹钟控制系统而写的一个VHDL源代码。 - 源码文件列表
本资源包含 99 个源码文件
支持在线预览,点击文件名即可查看
1
alarm_clock.sim.rpt
查看源码
2
alarm_clock.done
查看源码
3
alarm_clock.pof
查看源码
4
alarm_reg.vhd
查看源码
5
alarm_clock.vhd
查看源码
6
p_alarm.vhd
查看源码
7
alarm_clock.flow.rpt
查看源码
8
alarm_clock.tan.rpt
查看源码
9
alarm_clock.qws
查看源码
10
fq_divider.vhd
查看源码
11
alarm_clock.fit.summary
查看源码
12
alarm_clock.fuction.sim.vwf
查看源码
13
alarm_controller.vhd
查看源码
14
alarm_clock.vwf
查看源码
15
alarm_clock.pin
查看源码
查看完整源码列表 (共 99 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 本文件是针对了解闹钟控制系统而写的一个VHDL源代码。
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#闹钟控制
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
本文件是针对了解
闹钟控制
系统而写的一个
VHDL
源代码。
本文件是针对了解闹钟控制系统而写的一个VHDL源代码。...
2017-02-03
167 次
1074 浏览
2
这是一个java 闹钟程序源代码
这是一个java 闹钟程序源代码...
2013-12-09
125 次
1082 浏览
3
本问是针对USB的应用而写的一篇文章
本问是针对USB的应用而写的一篇文章,对于初学USB,特别是用USB进行数据采集。有着非常大的启发意义...
2017-04-02
173 次
1063 浏览
4
本问是针对USB的应用而写的一篇文章
本问是针对USB的应用而写的一篇文章,对于初学USB,特别是用USB进行数据采集。有着非常大的启发意义...
2013-12-07
82 次
1048 浏览
5
本问是针对USB的应用而写的一篇文章
本问是针对USB的应用而写的一篇文章,对于初学USB,特别是用USB进行数据采集。有着非常大的启发意义...
2014-01-05
186 次
1054 浏览
6
本问是针对USB的应用而写的一篇文章
本问是针对USB的应用而写的一篇文章,对于初学USB,特别是用USB进行数据采集。有着非常大的启发意义...
2017-04-02
140 次
1085 浏览
7
本问是针对USB的应用而写的一篇文章
本问是针对USB的应用而写的一篇文章,对于初学USB,特别是用USB进行数据采集。有着非常大的启发意义...
2017-04-02
191 次
1058 浏览
8
本问是针对USB的应用而写的一篇文章
本问是针对USB的应用而写的一篇文章,对于初学USB,特别是用USB进行数据采集。有着非常大的启发意义...
2017-04-02
169 次
1056 浏览
9
这是针对GAPI而编写的一个程序
这是针对GAPI而编写的一个程序,可以加速对这套函数的理解...
2014-01-25
97 次
1059 浏览
10
用
VHDL
语言编写的一个闹钟程序
用VHDL语言编写的一个闹钟程序,可以整点报时,设置时间,设置闹钟。...
2013-11-29
53 次
1085 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源