提供《s3c2440 串口接收模块设计。开发环境在ADS1.2。》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 36 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
bps.lso
6 B
包内组件
2
FILE
rev.ngr
19.8 KB
包内组件
3
FILE
test2.tbw
2.8 KB
包内组件
4
FILE
pepextractor.prj
24 B
包内组件
5
FILE
_primary.dat
369 B
包内组件
6
FILE
main.psm
7.5 KB
包内组件
7
FILE
main.dat
1003 B
包内组件
8
FILE
_info
6.9 KB
包内组件
9
FILE
_vhdl.psm
6.9 KB
包内组件
10
FILE
_primary.dat (子目录 #2)
97 B
包内组件
11
FILE
_primary.dat (子目录 #3)
552 B
包内组件
12
FILE
main.psm (子目录 #2)
8.8 KB
包内组件