欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
CPU设计中的controlunit源码
CPU设计中的controlunit源码
VHDL/FPGA/Verilog
322 K
35 次下载
2016-05-25
资源详细信息
文件格式
压缩包
文件大小
322 K
资源分类
VHDL/FPGA/Verilog
上传者
shenshen00
发布时间
2016-05-25 10:41
下载统计
35
次
所需积分
2 积分
CPU设计中的controlunit源码 - 资源详细说明
CPU设计中的controlunit源码,其中附带了时序仿真。通过Sequencing Logic 产生 control_signals,具体的信号可在controlsignal.mif文件中直接修改。
CPU设计中的controlunit源码 - 源码文件列表
本资源包含 81 个源码文件
支持在线预览,点击文件名即可查看
1
controlunit.vwf
查看源码
2
controlunit.map.rpt
查看源码
3
controlunit.fit.eqn
查看源码
4
controlunit.pof
查看源码
5
controlunit.fit.rpt
查看源码
6
controlunit.bsf
查看源码
7
cpu.qpf
查看源码
8
controlunit.flow.rpt
查看源码
9
controlunit.map.eqn
查看源码
10
controlunit.qsf
查看源码
11
controlunit.done
查看源码
12
controlunit.acf
查看源码
13
controlunit.map.summary
查看源码
14
cpu.bdf
查看源码
15
controlunit.sof
查看源码
查看完整源码列表 (共 81 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 CPU设计中的controlunit源码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#CPU设计
#控制单元
#时序仿真
#FPGA
#Verilog
相关VHDL/FPGA/Verilog资源推荐
1
CPU设计
中的controlunit源码
CPU设计中的controlunit源码,其中附带了时序仿真。通过Sequencing Logic 产生 control_signals,具体的信号可在controlsignal.mif文件中直接修改...
2016-05-25
35 次
1090 浏览
2
16位
CPU设计
VHDL源码
16位CPU设计VHDL源码,其中包括alu,clock,memory等部分的设计...
2016-06-30
151 次
1172 浏览
3
FPGA
RSIC
CPU设计
文档和源码是EDA中对
CPU设计
非常好用的程序
FPGA RSIC CPU设计文档和源码是EDA中对CPU设计非常好用的程序...
2013-08-21
44 次
1134 浏览
4
FPGA
RSIC
CPU设计
文档和源码是EDA中对
CPU设计
非常好用的程序
FPGA RSIC CPU设计文档和源码是EDA中对CPU设计非常好用的程序...
2013-12-24
40 次
1159 浏览
5
FPGA
RSIC
CPU设计
文档和源码
FPGA RSIC CPU设计文档和源码...
2023-01-24
4 次
6113 浏览
6
一个嵌入式RISC CPU 的
Verilog
设计源码
一个嵌入式RISC CPU 的Verilog 设计源码,可综合。内含详细的设计文挡。...
2015-04-16
44 次
1095 浏览
7
cpu的源码
cpu的源码, cpu的源码...
2016-01-07
110 次
1046 浏览
8
OLPC项目中CPU代码源
OLPC项目中CPU代码源,内部含有配置信息和CPU的一些参数...
2017-06-22
89 次
1029 浏览
9
简单的16位CPU的VHDL设计 vhdl代码和
CPU设计
过程
简单的16位CPU的VHDL设计 vhdl代码和CPU设计过程...
2016-06-04
181 次
1201 浏览
10
cpu IP 核设计的verilong代码
cpu IP 核设计的verilong代码...
2016-12-31
20 次
1119 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源