提供《数码管、模拟表、数字表、闹铃、秒表计时、倒计时、动画图标、闪烁窗口等功能》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 2630 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
design.qar
112.7 KB
包内组件