提供《数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 2192 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
xess.pdf
298.1 KB
包内组件
2
FILE
samkmorsy.vhf
6 KB
包内组件
3
FILE
divider.vhd
1.1 KB
包内组件
4
FILE
vga.vhd
5.2 KB
包内组件
5
FILE
batmouse.vhf
3.6 KB
包内组件
6
FILE
conve.vhd
3.2 KB
包内组件
7
FILE
malvino.vhd
624 B
包内组件
8
FILE
switch.vhd
525 B
包内组件
9
FILE
mux8_4.vhd
563 B
包内组件