ddr2 controller, verilog source code from xilinx

提供《JTAG TAP controller verilog source code》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 6 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《DDR2 Controller DDR2 Controller》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 306 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《can controller source code》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 33 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《uart source code from opencore》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 199 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《source code from Starcki book》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 17 K），包含相关硬件原理图参考、开发文档或源代码工程。

xilinx DVI视频接口接收与发送模块源码，