四位全家器的VHDL语言模块

相 关 资 源

• 四位全家器的VHDL语言模块免费下载

  资源简介：四位全家器的VHDL语言模块，已经在ISE8.1上经过测试通过

  标签： VHDL 家 语言 模块

  上传时间： 2015-06-21

  上传用户：lwwhust

• 8位全加器的VHDL语言描述免费下载

  资源简介：8位全加器的VHDL语言描述，有需要的顶一下。

  标签： VHDL 8位 全加器 语言

  上传时间： 2017-05-30

  上传用户：aysyzxzm

• 实现四位加法器的VHDL代码免费下载

  资源简介：实现四位加法器的VHDL代码，里面含有全加器的代码

  标签： VHDL 加法器 代码

  上传时间： 2013-12-22

  上传用户：stvnash

• 四位除法器的VHDL源程序免费下载

  资源简介：四位除法器的VHDL源程序

  标签： VHDL 除法器 源程序

  上传时间： 2015-03-02

  上传用户：yuanyuan123

• 四位乘法器的VHDL源程序免费下载

  资源简介：四位乘法器的VHDL源程序

  标签： VHDL 乘法器 源程序

  上传时间： 2013-12-04

  上传用户：kristycreasy

• 一对四分用器的VHDL源码,（输入：D免费下载

  资源简介：一对四分用器的VHDL源码,（输入：D ，输出： Y3 Y2 Y1 Y0，另有两个输入控制端S1与S0控制输出选择）

  标签： VHDL 分 源码 输入

  上传时间： 2013-12-30

  上传用户：it男一枚

• 异步复位、同步置数的四位二进制计数器的VHDL源文件免费下载

  资源简介：异步复位、同步置数的四位二进制计数器的VHDL源文件

  标签： VHDL 异步复位 二进制 计数器

  上传时间： 2016-06-20

  上传用户：woshiayin

• 32位寄存器的VHDL的原代码下载,COOLCOOLCOOL免费下载

  资源简介：32位寄存器的VHDL的原代码下载,COOLCOOLCOOL

  标签： COOLCOOLCOOL VHDL 32位寄存器 代码

  上传时间： 2016-09-23

  上传用户：ynwbosss

• 这两个分别是8位乘法器的VHDL语言的实现免费下载

  资源简介：这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想

  标签： VHDL 分 8位 乘法器

  上传时间： 2016-12-26

  上传用户：kr770906

• 24位AD PCM1770的VHDL控制模块免费下载

  资源简介：24位AD PCM1770的VHDL控制模块，经实践检验可用

  标签： 1770 VHDL PCM 24位

  上传时间： 2014-12-04

  上传用户：wangzhen1990

• 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,免费下载

  资源简介：这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...

  标签： CPLD VHDL BCD 开发板

  上传时间： 2015-07-23

  上传用户：李梦晗

• 4位数据比较器 通过VHDL语言设计出4位数据比较器免费下载

  资源简介：4位数据比较器 通过VHDL语言设计出4位数据比较器，了解EDA对数字电路设计的效率和可靠性有极大地提高

  标签： VHDL 数据 比较器 语言

  上传时间： 2016-08-12

  上传用户：1079836864

• 16位并行相关器的VHDL程序免费下载

  资源简介：16位并行相关器的VHDL程序

  标签： VHDL 并行 程序

  上传时间： 2015-03-02

  上传用户：er1219

• 8位大小比较器的VHDL源代码免费下载

  资源简介：8位大小比较器的VHDL源代码，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs

  标签： VHDL 8位 比较器 源代码

  上传时间： 2015-04-15

  上传用户：guanliya

• 16位1024点FFT的VHDL语言实现免费下载

  资源简介：16位1024点FFT的VHDL语言实现

  标签： 1024 VHDL FFT 语言

  上传时间： 2013-11-29

  上传用户：凤临西北

• 1024点８位FFT的VHDL语言实现方式免费下载

  资源简介：1024点８位FFT的VHDL语言实现方式，大家可以参考一下。

  标签： 1024 VHDL FFT 语言

  上传时间： 2015-06-09

  上传用户：lijinchuan

• 自己编写的VHDL语言来实现的四倍频电路免费下载

  资源简介：自己编写的VHDL语言来实现的四倍频电路，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧

  标签： VHDL 编写 倍频电路 语言

  上传时间： 2014-01-26

  上传用户：ruan2570406

• 采用8051单片机驱动四位数码管的定时器系统。采用keil编译免费下载

  资源简介：采用8051单片机驱动四位数码管的定时器系统。采用keil编译

  标签： 8051 keil 单片机驱动 数码管

  上传时间： 2014-01-25

  上传用户：LouieWu

• 模拟比较器的c语言编程,附语句模块说明,免费下载

  资源简介：模拟比较器的c语言编程,附语句模块说明,

  标签： 模拟比较器 c语言 模块 编程

  上传时间： 2013-12-27

  上传用户：caixiaoxu26

• 看门狗定时器的c语言编程,附源代码,功能模块语句说明免费下载

  资源简介：看门狗定时器的c语言编程,附源代码,功能模块语句说明

  标签： 看门狗定时器 c语言 源代码 模块

  上传时间： 2015-12-27

  上传用户：hj_18

• 2级流水线实现的8位全加器的VHDL代码免费下载

  资源简介：2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD

  标签： VHDL 流水线 8位 全加器

  上传时间： 2014-06-15

  上传用户：zhanditian

• 通过四位乘法器的实例详细介绍了用ＶＨＤＬ语言设计数字系统的流程和方法免费下载

  资源简介：通过四位乘法器的实例详细介绍了用ＶＨＤＬ语言设计数字系统的流程和方法，通过仿真实现预定目的．

  标签： 乘法器 详细介绍 数字系统 流程

  上传时间： 2016-02-16

  上传用户：古谷仁美

• 这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我免费下载

  资源简介：这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我

  标签： PULL VHDL MAX 除法器

  上传时间： 2016-07-30

  上传用户：1159797854

• :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块免费下载

  资源简介：:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现...

  标签： FPGA VHDL FIR Matlab

  上传时间： 2014-01-02

  上传用户：tianyi223

• 1位全加器的VHDL设计 通过两个半加起实现免费下载

  资源简介：1位全加器的VHDL设计 通过两个半加起实现

  标签： VHDL 全加器

  上传时间： 2017-01-12

  上传用户：徐孺

• 适用异步收发器设计的VHDL语言,是学习UART知识的好例程免费下载

  资源简介：适用异步收发器设计的VHDL语言,是学习UART知识的好例程

  标签： VHDL UART 异步收发器 语言

  上传时间： 2014-08-29

  上传用户：lwwhust

• 8位全加器的VHDL描述免费下载

  资源简介：8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

  标签： VHDL 8位 全加器

  上传时间： 2014-01-16

  上传用户：erkuizhang

• 这是一个4位比较器的程序免费下载

  资源简介：这是一个4位比较器的程序，利用VHDL语言运用在FPGA等硬件上

  标签： 比较器 程序

  上传时间： 2017-07-11

  上传用户：ruixue198909

• 1.高精度数字秒表（0.01秒的VHDL语言实现） 2.具有定时免费下载

  资源简介：1.高精度数字秒表（0.01秒的VHDL语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为VHDL语言...

  标签： 0.01 VHDL 高精度 数字秒表

  上传时间： 2015-08-16

  上传用户：waitingfy

• 38译码器VHDL语言免费下载

  资源简介：文件是3线-8线译码器的VHDL语言实现，非常简单，仅供参考！！！

  标签： VHDL 译码器 语言

  上传时间： 2020-05-06

  上传用户：nathan1112