虫虫虫开发者社区

上传资源

verilog的入门级别的例子（转载）

VHDL/FPGA/Verilog 86 K 46 次下载 2014-09-01

资源详细信息

文件格式

RAR

文件大小

86 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-09-01 03:15

下载统计

46 次

所需积分

2 积分

verilog的入门级别的例子（转载） - 资源详细说明

verilog的入门级别的例子（转载）

verilog的入门级别的例子（转载） - 源码文件列表

本资源包含 21 个源码文件支持在线预览，点击文件名即可查看

1

ver_ram.html

2

ver_dct.html

3

ver_statem.html

4

ver_base_iir.html

5

ver_twod_fir.html

6

ver_qdr_ref_design.html

7

ver_dffeveri.html

8

ver_magnitude.html

9

ver_tdm_fir.html

10

ver_tristate.html

11

ver_base_fir.html

12

ver_bidirec.html

13

ver_behav_counter.html

14

ver_deci_poly_fir.html

15

ver_butterworth.html

查看完整源码列表 (共 21 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 verilog的入门级别的例子（转载）

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #入门教程 #FPGA设计 #硬件描述语言

相关VHDL/FPGA/Verilog资源推荐