用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
verilog.log
565.4 KB
包内组件
2
FILE
file.trn
19.3 KB
包内组件
3
FILE
file.dsn
808 B
包内组件
4
FILE
test.v
974 B
包内组件
5
FILE
led.v
531 B
包内组件
6
FILE
time_display.v
818 B
包内组件