欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
基于Verilog HDL的16位超前进位加法器 分为3个
基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
VHDL/FPGA/Verilog
8 K
129 次下载
2014-01-07
资源详细信息
文件格式
压缩包
文件大小
8 K
资源分类
VHDL/FPGA/Verilog
上传者
zhousiqi420
发布时间
2014-01-07 06:21
下载统计
129
次
所需积分
2 积分
基于Verilog HDL的16位超前进位加法器 分为3个功能子模块 - 资源详细说明
基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
基于Verilog HDL的16位超前进位加法器 分为3个功能子模块 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
cla代码.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于Verilog HDL的16位超前进位加法器 分为3个
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#FPGA
#超前进位加法器
相关VHDL/FPGA/Verilog资源推荐
1
基于
Verilog
HDL的16位
超前进位加法器
分为3个功能子模块
基于Verilog HDL的16位超前进位加法器 分为3个功能子模块...
2014-01-07
129 次
1171 浏览
2
11,13,16位
超前进位加法器
的
Verilog
HDL源代码。
11,13,16位超前进位加法器的Verilog HDL源代码。...
2013-12-28
118 次
1522 浏览
3
Verilog
写的 8 位
超前进位加法器
Verilog写的 8 位超前进位加法器...
2017-07-01
163 次
1277 浏览
4
一个
超前进位加法器
的
Verilog
实现
一个超前进位加法器的Verilog实现,内含测试文件,可以综合,非常有参考价值...
2014-01-04
166 次
1211 浏览
5
十六位
超前进位加法器
十六位超前进位加法器,Verilog HDL...
2015-09-21
79 次
1122 浏览
6
本文件提供了用
Verilog
HDL语言实现的8位
超前进位加法器
,充分说明了
超前进位加法器
和普通加法器之间的区别.
本文件提供了用Verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别....
2013-12-17
199 次
1198 浏览
7
超前进位加法器
的设计
超前进位加法器的设计...
2013-10-19
98 次
1119 浏览
8
用
Verilog
语言实现了一个8bit的
超前进位加法器
用Verilog语言实现了一个8bit的超前进位加法器,其中包括测试文件。...
2013-12-19
71 次
1222 浏览
9
两个4bit
超前进位加法器
实现8bit加法器
两个4bit超前进位加法器实现8bit加法器...
2016-06-20
158 次
1358 浏览
10
FPGA
例程之8位
超前进位加法器
本资源提供了一个基于FPGA实现的8位超前进位加法器完整例程,对于初学者来说是理解数字逻辑设计原理及FPGA编程技巧的理想入门材料。通过学习此例程,您可以深入了解如何利用硬件描述语言(如VHDL或Ve...
2025-12-02
2 次
57 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源