欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。
VHDL/FPGA/Verilog
3 K
64 次下载
2017-03-23
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
AhQ
发布时间
2017-03-23 00:56
下载统计
64
次
所需积分
2 积分
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。 - 资源详细说明
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
用for 语句实现2 个8 位数相乘.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 在VHDL的设计中用for 语句来实现2 个8 位数的相乘计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#数字电路
#乘法器
#8位运算
相关VHDL/FPGA/Verilog资源推荐
1
在
VHDL
的设计中用for 语句来实现2 个8 位数的相乘计算。
在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。...
2017-03-23
64 次
1233 浏览
2
VHDL
语言应用实例,计数器的设计,用GENERATE语句实现
VHDL语言应用实例,计数器的设计,用GENERATE语句实现...
2015-04-05
36 次
1316 浏览
3
VHDL
实现的8位
乘法器
VHDL实现的8位乘法器,所有仿真全部通过...
2013-12-04
67 次
1107 浏览
4
8位加法树
乘法器
,实现两个8位二进制数相乘
8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl...
2016-12-19
27 次
1401 浏览
5
这两个分别是8位
乘法器
的
VHDL
语言的实现
这两个分别是8位乘法器的VHDL语言的实现,并经过个人用QUARTUS的验证,另外一个是奔腾处理器的设计思想...
2016-12-26
191 次
1080 浏览
6
VHDL
实验 计数器:generate语句的应用
VHDL实验 计数器:generate语句的应用...
2013-12-17
29 次
1046 浏览
7
VHDL
:用状态机的方法实现一个8位
乘法器
VHDL:用状态机的方法实现一个8位乘法器...
2017-01-25
74 次
1140 浏览
8
这是一个用c语言实现的2个32大数相乘
这是一个用c语言实现的2个32大数相乘,乘积为64....
2015-09-16
141 次
1102 浏览
9
2个1000位大整数相乘
2个1000位大整数相乘,采用链表的方式组织乘数和被乘数,相乘得到结果存在链表中,最后累加打印出结果...
2016-01-09
199 次
1043 浏览
10
2个1000位大整数相乘
2个1000位大整数相乘,模拟计算机的计算方式,先将乘数和被乘数都转换为0,1编码的长字符串,然后移位相加,最后转变回10进制。...
2013-12-18
174 次
1059 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源