欢迎来到虫虫开发者社区 — 百万工程师技术资源

本课程设计完成了数字电子钟的设计

VHDL/FPGA/Verilog 757 K 194 次下载

资源详细信息

文件格式
RAR
文件大小
757 K
资源分类
上传者
发布时间
下载统计
194
所需积分
2 积分

本课程设计完成了数字电子钟的设计 - 资源详细说明

本课程设计完成了数字电子钟的设计,数字电子钟是一种用数字显示秒、分、时的计时装置,由于数字集成电路技术的发展和采用了先进的石英技术,它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及办公室等公共场所,给人们的生活带来极大的方便。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际,来培养我们的综合分析和设计电路的能力。

本课程设计完成了数字电子钟的设计 - 源码文件列表

本资源包含 1 个源码文件 支持在线预览,点击文件名即可查看

温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。

立即下载 本课程设计完成了数字电子钟的设计

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

  • 本资源需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传功能
  • 资源永久有效可用

使用说明

  • 下载后使用解压软件解压
  • 推荐使用 WinRAR 或 7-Zip
  • 如有密码请查看资源说明
  • 解压后即可正常使用

积分获取方式

  • 上传优质资源获得积分
  • 每日签到免费领取积分
  • 邀请好友注册获得奖励
  • 查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源:

相关VHDL/FPGA/Verilog资源推荐