欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
or1200开源risc cpu的verilog描述实现
or1200开源risc cpu的verilog描述实现
VHDL/FPGA/Verilog
201 K
58 次下载
2017-02-28
资源详细信息
文件格式
RAR
文件大小
201 K
资源分类
VHDL/FPGA/Verilog
上传者
huajunun
发布时间
2017-02-28 00:35
下载统计
58
次
所需积分
2 积分
or1200开源risc cpu的verilog描述实现 - 资源详细说明
or1200开源risc cpu的verilog描述实现,cpu源代码分析与芯片设计一书的源码
or1200开源risc cpu的verilog描述实现 - 源码文件列表
本资源包含 60 个源码文件
支持在线预览,点击文件名即可查看
1
or1200_immu_top.v
查看源码
2
or1200_spram_128x32.v
查看源码
3
or1200_spram_2048x8.v
查看源码
4
or1200_sb_fifo.v
查看源码
5
timescale.v
查看源码
6
or1200_spram_64x22.v
查看源码
7
or1200_spram_512x20.v
查看源码
8
or1200_immu_tlb.v
查看源码
9
or1200_rfram_generic.v
查看源码
10
or1200_spram_256x21.v
查看源码
11
or1200_except.v
查看源码
12
or1200_du.v
查看源码
13
or1200_ic_top.v
查看源码
14
or1200_reg2mem.v
查看源码
15
or1200_spram_32x24.v
查看源码
查看完整源码列表 (共 60 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 or1200开源risc cpu的verilog描述实现
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#OR1200
#RISC CPU
#Verilog
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
OR1200
开源
RISC CPU
的
Verilog
描述实现
OR1200开源RISC CPU的Verilog描述实现,cpu源代码分析与芯片设计一书的源码...
2017-02-28
58 次
1073 浏览
2
RISC CPU
的
Verilog
HDL描述
RISC CPU的VerilogHDL描述...
2015-04-08
29 次
1064 浏览
3
Verilog
-
RISC CPU
代码 实现了简单的
RISC CPU
Verilog-RISC CPU 代码 实现了简单的RISC CPU,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。 北航...
2016-12-25
86 次
1144 浏览
4
Verilog
RISC8 cpu CORE 8位
RISC CPU
内核源码(
Verilog
版)
Verilog RISC8 cpu CORE 8位RISC CPU 内核源码(Verilog 版)...
2017-02-18
171 次
1241 浏览
5
DLX指令集
RISC CPU
Verilog
源码
DLX指令集RISC CPU Verilog源码,使用哈佛结构可实现十多种指令...
2022-05-16
7 次
4058 浏览
6
8位RISC CPU的
Verilog
编程 SOURCECODE
8位RISC CPU的Verilog编程 SOURCECODE...
2015-01-09
163 次
1074 浏览
7
用
Verilog
编写的8位
RISC CPU
用Verilog 编写的8位RISC CPU,行为级描述,可综合...
2017-07-24
77 次
1074 浏览
8
一个嵌入式
RISC CPU
的
Verilog
设计源码
一个嵌入式RISC CPU 的Verilog 设计源码,可综合。内含详细的设计文挡。...
2015-04-16
44 次
1096 浏览
9
Verilog
硬件描述语言教程-cpu设计实例
Verilog硬件描述语言教程——cpu设计实例...
2023-01-09
4 次
6228 浏览
10
RISC—cpu
通过modelsim软件编写源代码并且仿真实现 精简的CPU设计 ...
2015-12-11
1 次
137 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源