虫虫虫开发者社区

上传资源

用VHDL语言编写的实现FIFO的设计

VHDL/FPGA/Verilog 66 K 70 次下载 2016-10-19

资源详细信息

文件格式

RAR

文件大小

66 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2016-10-19 20:17

下载统计

70 次

所需积分

2 积分

用VHDL语言编写的实现FIFO的设计 - 资源详细说明

用VHDL语言编写的实现FIFO的设计，经编译下载成功

用VHDL语言编写的实现FIFO的设计 - 源码文件列表

本资源包含 30 个源码文件支持在线预览，点击文件名即可查看

1

fifo.pof

2

fifo.tan.rpt

3

fifo.qpf

4

fifo.merge.rpt

5

fifo.bsf

6

fifo.qsf

7

fifo.done

8

fifo.vhd

9

fifo.pin

10

fifo.fit.rpt

11

fifo.fit.smsg

12

fifo.qws

13

fifo.vwf

14

fifo.fit.summary

15

fifo_assignment_defaults.qdf

查看完整源码列表 (共 30 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载用VHDL语言编写的实现FIFO的设计

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VHDL #FIFO #Digital Design

相关VHDL/FPGA/Verilog资源推荐