欢迎来到虫虫下载站
|
资源下载
资源专辑
关于我们
虫虫下载站
登录
注册
虫虫下载站
专业电子工程师资源平台
资料
代码
搜索
上传资源
首页
资源下载
资源专辑
热门软件
精品资源
基础知识
电路图
电子书
在线计算器
代码搜索
首页
›
资源下载
›
汇编语言
›
用1位半减器构成一位全减器
用1位半减器构成一位全减器
汇编语言
2 K
129 次下载
2016-06-30
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
汇编语言
上传者
bobar
发布时间
2016-06-30 10:19
下载统计
129
次
所需积分
2 积分
用1位半减器构成一位全减器 - 资源详细说明
用1位半减器构成一位全减器,之后再构成8位全减器。有三个组件:h_suber,一位半减器,f_suber,一位全减器,f_suber8,8位全减器。
用1位半减器构成一位全减器 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
11.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用1位半减器构成一位全减器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关汇编语言资源:
#全减器
#半减器
#数字逻辑
#组合电路
相关汇编语言资源推荐
1
用1位
半减器
构成一位
全减器
用1位半减器构成一位全减器,之后再构成8位全减器。有三个组件:h_suber,一位半减器,f_suber,一位全减器,f_suber8,8位全减器。...
2016-06-30
129 次
1541 浏览
2
EDA
全减器
包括
半减器
EDA 全减器 包括半减器...
2014-10-10
103 次
1517 浏览
3
一位
全减器
的VHDL的设计报告
一位全减器的VHDL的设计报告,里面包含完整的程序...
2015-07-23
69 次
1114 浏览
4
该程序实现的N位
全减器
该程序实现的N位全减器,首先实现一位的减法器,之后实现N位全减器。...
2015-04-18
26 次
1131 浏览
5
用VHDL结构描述设计一
全减器
用VHDL结构描述设计一全减器,全减器可由两个半减器和一个或门组成。...
2013-12-22
60 次
1142 浏览
6
用VHADL和Verilog HDL实现带进位的8位加减法器。
用VHADL和Verilog HDL实现带进位的8位加减法器。...
2016-07-12
81 次
1801 浏览
7
8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器
8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器...
2017-07-27
93 次
1119 浏览
8
衰减器设计 衰减器设计 衰减器设计
衰减器设计 衰减器设计 衰减器设计...
2016-02-26
179 次
1025 浏览
9
8位加法器和减法器设计实习报告
8位加法器和减法器设计实习报告...
2013-10-22
36 次
1344 浏览
10
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明:...
2015-03-28
35 次
1599 浏览
👋
欢迎回来
登录账号获取更多技术资源
×
加载中...
加载登录表单中...
🎁
免费注册送10积分
加入电子工程师专属资源平台
×
加载中...
加载注册表单中...
🔒
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
🔒
需要登录
登录后即可使用更多功能!
×
🎁
新用户注册立即送10积分
积分可用于下载资源,免费获取优质资料
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源