虫虫虫开发者社区

上传资源

利用verlilog hdl语言编程

VHDL/FPGA/Verilog 53 K 150 次下载 2015-12-10

资源详细信息

文件格式

RAR

文件大小

53 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2015-12-10 10:20

下载统计

150 次

所需积分

2 积分

利用verlilog hdl语言编程 - 资源详细说明

利用verlilog hdl语言编程，完成了8051内核，非常值得学习硬件描述语言的人看看！

利用verlilog hdl语言编程 - 源码文件列表

本资源包含 38 个源码文件支持在线预览，点击文件名即可查看

1

decoder.v

2

comp.v

3

rom.v

4

ram.v

5

ext_addr_sel.v

6

alu_src3_sel.v

7

reg4.v

8

reg8.v

9

divide.v

10

cy_select.v

11

acc.v

12

immediate_sel.v

13

alu.v

14

defines.v

15

alu_src2_sel.v

查看完整源码列表 (共 38 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载利用verlilog hdl语言编程

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog HDL #8051内核 #FPGA

相关VHDL/FPGA/Verilog资源推荐