此为 VHDL 的示例程序,由于最近毕业设计要求使用这个编程,自己收集并整理了一些,供学习使用,希望和大家共同进步,有兴趣的也希望能和我一起讨论交流

VHDL/FPGA/Verilog 52 K 185 次下载 2015-09-21

资源详细信息

文件格式

RAR

文件大小

52 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2015-09-21 10:42

下载统计

185 次

所需积分

2 积分

此为 VHDL 的示例程序,由于最近毕业设计要求使用这个编程,自己收集并整理了一些,供学习使用,希望和大家共同进步,有兴趣的也希望能和我一起讨论交流 - 资源详细说明

此为 VHDL 的示例程序,由于最近毕业设计要求使用这个编程,自己收集并整理了一些,供学习使用,希望和大家共同进步,有兴趣的也希望能和我一起讨论交流

此为 VHDL 的示例程序,由于最近毕业设计要求使用这个编程,自己收集并整理了一些,供学习使用,希望和大家共同进步,有兴趣的也希望能和我一起讨论交流 - 源码文件列表

本资源包含 47 个源码文件支持在线预览，点击文件名即可查看

1

汉明纠错吗译码器.txt

2

使用变量的状态机.txt

3

多路选择器（使用when－else语句）.txt

4

移位寄存器：74164.txt

5

一个游戏程序.vhd

6

readme.txt

7

最高优先级编码器.txt

8

各种功能的计数器.vhd

9

一个简单的状态机.vhd

10

led七段译码.txt

11

直流电机控制器.vhd

12

伪随机比特发生器.txt

13

modelsim.ini

14

8位总线收发器：74245.txt

15

简单的12位寄存器.vhd

查看完整源码列表 (共 47 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此为 VHDL 的示例程序,由于最近毕业设计要求使用这个编

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VHDL #程序 #毕业设计 #家

相关VHDL/FPGA/Verilog资源推荐