虫虫虫开发者社区

上传资源

UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。

VHDL/FPGA/Verilog 59 K 110 次下载 2013-12-16

资源详细信息

文件格式

RAR

文件大小

59 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2013-12-16 05:34

下载统计

110 次

所需积分

2 积分

UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。 - 资源详细说明

UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。

UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。 - 源码文件列表

本资源包含 63 个源码文件支持在线预览，点击文件名即可查看

1

cpu_core.txt

2

vhdl_example.html

3

state_areset.txt

4

mealy1.txt

5

statmach_altera.vhd

6

state_moor_mealy.txt

7

register_374.txt

8

adder_nbit_generate.txt

9

reginf.vhd

10

multiplexer_ifelse.txt

11

shift_register_164.txt

12

counter_generate.txt

13

hamming_encoder.txt

14

condsig.vhd

15

condsigm.vhd

查看完整源码列表 (共 63 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 UART 的VHDL源代码。可在ISE, Max-Plus

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#UART #VHDL #FPGA

相关VHDL/FPGA/Verilog资源推荐