欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
16位计数器的设计
16位计数器的设计
VHDL/FPGA/Verilog
3 K
57 次下载
2013-12-20
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
gqingwei
发布时间
2013-12-20 02:49
下载统计
57
次
所需积分
2 积分
16位计数器的设计 - 资源详细说明
16位计数器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。
16位计数器的设计 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
fpgaprogram4.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 16位计数器的设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#计数器
#VHDL
#FPGA
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
16位
计数器
的设计
16位计数器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。...
2013-12-20
57 次
1094 浏览
2
VHDL
源程序:16位
计数器
的设计
16位计数器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。\r\n...
2013-09-05
67 次
1223 浏览
3
16位
计数器
的计数程序
16位计数器的计数程序,CYPRESS公司生产的PSOC。...
2014-01-18
70 次
1075 浏览
4
使用Verilog-HDL设计2位-16进制
计数器
实验目的: 学习计数器的设计、仿真和硬件测试方法。 实验内容及步骤: 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值,在HEX1,...
2022-09-05
2 次
4530 浏览
5
VHDL
设计——16位A/D转换器的设计
VHDL设计——16位A/D转换器的设计...
2013-12-04
185 次
1133 浏览
6
VHDL
设计——16位D/A转换器的设计
VHDL设计——16位D/A转换器的设计...
2015-08-19
70 次
1142 浏览
7
三种16位整数运算器的ALU设计方法
三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用7418...
2013-12-14
192 次
1584 浏览
8
16位微处理器设计方案
16位微处理器设计方案,计算机组成原理毕业设计...
2016-10-07
162 次
1043 浏览
9
16位(8x8)硬件乘法器设计
进行16bcd码乘法,只能表示两位十进制数的乘法。计算速度比较慢。...
2025-05-22
5 次
3324 浏览
10
简易16位ALU设计
适用于FPGA开发项目中的基础逻辑设计,基于EP1C6实现16位算术逻辑单元,支持加、减、与、或、异或等常用运算,便于理解数字电路结构和指令集原理。...
2026-01-27
3 次
77 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源