虫虫虫开发者社区

上传资源

这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。

VHDL/FPGA/Verilog 774 K 113 次下载 2015-04-14

资源详细信息

文件格式

RAR

文件大小

774 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2015-04-14 10:16

下载统计

113 次

所需积分

2 积分

这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。 - 资源详细说明

这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。

这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。 - 源码文件列表

本资源包含 100 个源码文件支持在线预览，点击文件名即可查看

1

arom.vhd

2

test2.pin

3

sysclock.acf

4

sysclk.pof

5

phyuz.fit

6

sysclock.snf

7

sysclock.sof

8

bfenpin(6).cnf

9

test(6).cnf

10

test(3).cnf

11

test2(11).cnf

12

achanle.pof

13

ader.vhd

14

test2.ndb

15

top(29).cnf

查看完整源码列表 (共 100 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载这是一个用MAX+PLUSII开发FPGA（1K30器件）开

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#FPGA #MAX+PLUSII #李沙育图形

相关VHDL/FPGA/Verilog资源推荐