💻 实用的任意时钟分频Verilog代码 可以任意分频的！ - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 divclk.pin
30.41 KB
查看源码
2
📄 divclk.fit.smsg
411 B
查看源码
3
📄 divclk.asm.rpt
7.65 KB
查看源码
4
📄 divclk.tan.summary
968 B
查看源码
5
📄 divclk.done
26 B
查看源码
6
📄 divclk.flow.rpt
4.78 KB
查看源码
7
📄 divclk.fit.summary
408 B
查看源码
8
📄 divclk.qsf
2.46 KB
查看源码
9
📃 divclk.txt
196 B
查看源码
10
📄 divclk.sof
0 B
查看源码
11
📄 divclk.tan.rpt
58.76 KB
查看源码
12
📄 divclk.map.rpt
16.89 KB
查看源码
13
📄 divclk.v
196 B
查看源码
14
📄 divclk.vwf
1.96 KB
查看源码
15
📄 divclk.qws
600 B
查看源码
16
📄 divclk.pof
0 B
查看源码
17
📄 divclk.cdf
266 B
查看源码
18
📄 divclk.map.summary
412 B
查看源码
19
📄 divclk.asm.qmsg
1.82 KB
查看源码
20
📄 divclk.sld_design_entry.sci
0 B
查看源码
21
📄 divclk.cmp_bb.rcf
0 B
查看源码
22
📄 divclk.cmp.bpm
0 B
查看源码
23
📄 divclk.map_bb.logdb
4 B
查看源码
24
📄 divclk.fit.qmsg
16.06 KB
查看源码
25
📄 divclk.rtlv_sg_swap.cdb
0 B
查看源码
26
📄 divclk.pss
36 B
查看源码
27
📄 divclk.sld_design_entry_dsc.sci
0 B
查看源码
28
📄 divclk.cmp.logdb
4 B
查看源码
29
📄 divclk.cmp0.ddb
0 B
查看源码
30
📄 divclk.sgdiff.hdb
0 B
查看源码
31
📄 divclk.sim.hdb
0 B
查看源码
32
📄 divclk.pre_map.hdb
0 B
查看源码
33
📄 divclk.map.ecobp
0 B
查看源码
34
📄 prev_cmp_divclk.fit.qmsg
16.06 KB
查看源码
35
📄 divclk.psp
3 B
查看源码
36
📄 divclk.signalprobe.cdb
0 B
查看源码
37
📄 divclk.(0).cnf.hdb
0 B
查看源码
38
📄 divclk.eco.cdb
0 B
查看源码
39
📄 divclk.cmp.ecobp
0 B
查看源码
40
📄 divclk.db_info
152 B
查看源码
41
📄 divclk.cmp.rdb
0 B
查看源码
42
📄 prev_cmp_divclk.tan.qmsg
32.92 KB
查看源码
43
📄 divclk.sim.rdb
0 B
查看源码
44
📄 divclk.rtlv.hdb
0 B
查看源码
45
📄 prev_cmp_divclk.map.qmsg
3.2 KB
查看源码
46
📄 wed.wsf
2.97 KB
查看源码
47
📄 divclk.sim.qmsg
3.15 KB
查看源码
48
📄 divclk.syn_hier_info
0 B
查看源码
49
📄 divclk.cmp_bb.logdb
4 B
查看源码
50
📄 divclk.hif
807 B
查看源码
共 2 页 / 84 个文件 | 前往 页