💻 使用Verilog HDL 實現AES硬體加解密 - 源码文件列表

返回资源详情页
源码文件总数： 16 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 s_box_2port.v
10.07 KB
查看源码
2
📄 addroundkey.v
255 B
查看源码
3
📄 s_box_2port_bb.v
8.47 KB
查看源码
4
📄 shiftrow.v
879 B
查看源码
5
📄 subbytes.v
1.72 KB
查看源码
6
📄 s_box.mif
4.68 KB
查看源码
7
📄 encryption.v
1.29 KB
查看源码
8
📄 mixcolumn.v
2.09 KB
查看源码
9
📄 keyexpansion.v
2.94 KB
查看源码
10
📄 inv_s_box_2port.v
10.08 KB
查看源码
11
📄 addroundkey.v
255 B
查看源码
12
📄 decryption.v
1.42 KB
查看源码
13
📄 inv_shiftrow.v
883 B
查看源码
14
📄 inv_s_box.mif
4.68 KB
查看源码
15
📄 inv_subbytes.v
1.77 KB
查看源码
16
📄 inv_mixcolumns.v
2.61 KB
查看源码