RS232 verilog design - 源码列表

本页面展示了「RS232 verilog design」的完整源码文件结构，共包含 18 个源代码文件。 您可以在线预览每个文件的代码内容，学习RS232相关的编程技术和实现方法。

RS232 Verilog 串口设计
返回资源详情页下载
源码文件 18
下载 83

源码文件列表

共 18 个文件
#
文件名
大小
操作
1
-
2
-
3
-
4
gif async-start.gif 二进制
-
不可预览
5
gif async-sr.gif 二进制
-
不可预览
6
gif async.gif 二进制
-
不可预览
7
gif async-clock.gif 二进制
-
不可预览
8
gif serialtxdmodule.gif 二进制
-
不可预览
9
-
10
-
11
gif serialrxdmodule.gif 二进制
-
不可预览
12
-
13
-
14
-
15
doc asynchronous communication and design.doc 二进制
-
不可预览
16
gif serialcommunication55.gif 二进制
-
不可预览
17
jpg serialconnector.jpg 二进制
-
不可预览
18
gif serialcommunication.gif 二进制
-
不可预览

RS232 verilog design - 源码说明

本资源「RS232 verilog design」包含 18 个源码文件，涵盖RS232、Verilog、串口设计等技术领域。您可以在线预览每个文件的完整代码内容，学习相关的编程技术和实现方法。

虫虫开发者社区提供超过65万份免费电子技术资源，包括技术文档、源代码、电路图、PCB设计文件等，是电子工程师和嵌入式开发者的专业资源平台。