💻 这是一个FPGA的BCD码编码器设计.编译后可以下载到ALTEA的器件中仿真. - 源码文件列表

返回资源详情页
源码文件总数： 39 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 proj_top_bb.v
1.63 KB
查看源码
2
📄 proj_top.qsf
2.18 KB
查看源码
3
📄 rams.mif
533 B
查看源码
4
📄 proj_top.tan.qmsg
31.67 KB
查看源码
5
📄 proj_top.sgdiff.cdb
0 B
查看源码
6
📄 proj_top_hier_info
5.66 KB
查看源码
7
📄 proj_top.pre_map.hdb
0 B
查看源码
8
📄 proj_top.map.hdb
0 B
查看源码
9
📄 proj_top.cmp.rdb
0 B
查看源码
10
📄 proj_top.map.qmsg
2.87 KB
查看源码
11
📄 proj_top.asm.qmsg
1.12 KB
查看源码
12
📄 proj_top.csf.qmsg
31.67 KB
查看源码
13
📄 proj_top_cmp.qrpt
0 B
查看源码
14
📄 proj_top(1).cnf.hdb
0 B
查看源码
15
📄 proj_top.cmp.hdb
0 B
查看源码
16
📄 proj_top.cmp.tdb
0 B
查看源码
17
📄 proj_top.cmp.cdb
0 B
查看源码
18
📄 proj_top(2).cnf.cdb
0 B
查看源码
19
📄 example_proj.project.hdb
0 B
查看源码
20
📄 proj_top.map.cdb
0 B
查看源码
21
📄 proj_top(1).cnf.cdb
0 B
查看源码
22
📄 proj_top(0).cnf.cdb
0 B
查看源码
23
📄 altsyncram_njc1.tdf
15.41 KB
查看源码
24
📄 proj_top.rtlv_sg.cdb
0 B
查看源码
25
📄 example_proj.proj_top.sld_design_entry.sci
0 B
查看源码
26
📄 proj_top.hif
3.91 KB
查看源码
27
📄 proj_top(2).cnf.hdb
0 B
查看源码
28
📄 proj_top(0).cnf.hdb
0 B
查看源码
29
📄 proj_top.sgdiff.hdb
0 B
查看源码
30
📄 example_proj.db_info
109 B
查看源码
31
📄 proj_top.rtlv.hdb
0 B
查看源码
32
📄 proj_top.cmp.ddb
0 B
查看源码
33
📄 proj_top.fit.qmsg
2.46 KB
查看源码
34
📄 proj_top.rtlv_sg_swap.cdb
0 B
查看源码
35
📄 proj_top_syn_hier_info
0 B
查看源码
36
📄 proj_top.v
3.16 KB
查看源码
37
📄 example_proj.qpf
1.53 KB
查看源码
38
📄 example_proj.qws
1.35 KB
查看源码
39
📄 cmp_state.ini
2 B
查看源码