💻 如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现 - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 lab1.map.summary
406 B
查看源码
2
📄 lab1_fpga.qws
1.08 KB
查看源码
3
📄 lab1.v
154 B
查看源码
4
📄 lab1.sof
0 B
查看源码
5
📄 lab1.done
26 B
查看源码
6
📄 lab1.fit.rpt
64 KB
查看源码
7
📄 lab1.asm.rpt
7.01 KB
查看源码
8
📄 lab1.flow.rpt
4.96 KB
查看源码
9
📄 lab1.qsf
2.16 KB
查看源码
10
📄 lab1.tan.summary
710 B
查看源码
11
📄 lab1.pof
0 B
查看源码
12
📄 lab1_fpga.qpf
903 B
查看源码
13
📄 lab1.map.rpt
16.75 KB
查看源码
14
📄 trex_c1_pin_table.pdf
0 B
查看源码
15
📄 lab1.pin
30.41 KB
查看源码
16
📝 lab1.cbx.xml
0 B
查看源码
17
📄 lab1.map_bb.hdb
0 B
查看源码
18
📄 lab1.map_bb.logdb
4 B
查看源码
19
📄 lab1.sld_design_entry.sci
0 B
查看源码
20
📄 lab1.map.logdb
4 B
查看源码
21
📄 prev_cmp_lab1.fit.qmsg
11.55 KB
查看源码
22
📄 lab1.map.cdb
0 B
查看源码
23
📄 lab1.cmp.bpm
0 B
查看源码
24
📄 lab1.sgdiff.cdb
0 B
查看源码
25
📄 lab1.pre_map.cdb
0 B
查看源码
26
📄 lab1.cmp_bb.cdb
0 B
查看源码
27
📄 lab1.cmp0.ddb
0 B
查看源码
28
📄 prev_cmp_lab1.asm.qmsg
1.82 KB
查看源码
29
📄 lab1.rtlv.hdb
0 B
查看源码
30
📄 lab1.cmp.logdb
4 B
查看源码
31
📄 lab1.map.qmsg
2.89 KB
查看源码
32
📄 lab1.cmp.tdb
0 B
查看源码
33
📄 lab1.cmp_bb.hdb
0 B
查看源码
34
📄 lab1.map_bb.cdb
0 B
查看源码
35
📄 lab1.rtlv_sg_swap.cdb
0 B
查看源码
36
📄 lab1.sgdiff.hdb
0 B
查看源码
37
📄 lab1.cmp.ecobp
0 B
查看源码
38
📄 lab1.cmp_bb.rcf
0 B
查看源码
39
📄 lab1.cmp.cdb
0 B
查看源码
40
📄 lab1.rtlv_sg.cdb
0 B
查看源码
41
📄 lab1.(0).cnf.cdb
0 B
查看源码
42
📄 lab1.pss
37 B
查看源码
43
📄 lab1.map.hdb
0 B
查看源码
44
📄 lab1.tan.qmsg
4.26 KB
查看源码
45
📄 prev_cmp_lab1.tan.qmsg
4.26 KB
查看源码
46
📄 lab1.map.ecobp
0 B
查看源码
47
📄 prev_cmp_lab1_fpga.qmsg
20.74 KB
查看源码
48
📄 lab1.db_info
152 B
查看源码
49
📄 lab1.map.bpm
0 B
查看源码
50
📄 lab1.psp
3 B
查看源码
共 2 页 / 70 个文件 | 前往 页