💻 经典的verilog语言学习课件,介绍了语言的基础知识,和实际中该语言的应用包括DSP 设计中的各个方面. - 源码文件列表

返回资源详情页
源码文件总数： 16 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 组合逻辑电路描述.ppt
0 B
查看源码
2
📄 fsm设计描述.ppt
0 B
查看源码
3
📄 how to design a hdl module？.ppt
0 B
查看源码
4
📄 testbench.ppt
0 B
查看源码
5
📄 连续输入数据处理.ppt
0 B
查看源码
6
📄 fifo设计.ppt
0 B
查看源码
7
📄 switch_level.ppt
0 B
查看源码
8
📄 verilog_coding_style_0902.ppt
0 B
查看源码
9
📄 testbenches.ppt
0 B
查看源码
10
📄 vslides.ppt
0 B
查看源码
11
📄 combined add and subtractor.ppt
0 B
查看源码
12
📄 模拟及数模混合集成电路设计分析.doc
0 B
查看源码
13
📄 组合电路设计描述的优化问题.ppt
0 B
查看源码
14
📄 第二个题目.ppt
0 B
查看源码
15
📄 时序电路设计描述.ppt
0 B
查看源码
16
📄 verilog_coding_style.ppt
0 B
查看源码