在北美902-928 MHz ISM频段开发无线产品时，工程师面临射频链路设计、阻抗匹配、谐波抑制以及法规认证等多重挑战。一颗高集成度的无线MCU虽能简化数字控制，但其射频前端性能仍极度依赖外围无源网络的设计。不良的匹配网络轻则导致发射功率不足、效率低下，重则引发杂散超标、认证失败，延误产品上市周期。
本文基于一款专为915 MHz优化的窄带无线收发器SoC——AXM0F243的参考设计，深入剖析其E类功率放大器外围网络调谐方法、巴伦及谐波滤波器设计细节、VCO校准电路原理，并给出完整的FCC Part 15.247预合规测试数据。通过逐一解读实测的20 dB带宽、峰值输出功率、杂散发射以及不同功率等级下的电流消耗，希望帮助射频工程师理解每一个元件的作用，在设计自己的产品时能够快速复用或调整，将研发风险降至最低。
核心规格
下表汇总了该参考设计在915 MHz频点下的关键电气与射频参数。所有数据均来自实际测试，测试条件为室温、采用随机比特流调制信号，物理层参数由AX-RadioLab配置。
| 参数 | 数值 | 条件/说明 |
|---|---|---|
| 频率范围 | 902 – 928 MHz | 涵盖北美ISM频段 |
| 调制方式 | FSK/GFSK/MSK，频率跳频 | 软件可配置 |
| 20 dB占用带宽 | 169.6 kHz | 采用较高数据速率，RBW=5 kHz |
| 峰值输出功率(conducted) | 14.72 dBm (29.7 mW) | 未经线损补偿；线损0.95 dB |
| 最大发射电流 | 80.2 mA | SoC整体功耗，含MCU和射频 |
| 供电电压(VIO) | 1.8 – 3.6 V | 所有I/O及内部数字供电 |
| 时钟基准 | 48 MHz TCXO | 温度补偿晶振，频率稳定性满足窄带要求 |
| 杂散发射 | 满足FCC 15.247(d)限值 | 100 kHz带宽容限内低于主瓣功率20 dB以上 |
| 谐波抑制 | 通过外部谐波滤波器实现 | 滤波器网络包含CE1/2/3、LE1、CF1/2/3、LF1 |
该SoC发射功率可软件调节，最低可配置至-11.2 dBm，满足从短距离到远距离（外加PA）的多种场景需求。发射电流随功率降低而显著下降，例如6.6 dBm时仅42.5 mA，-0.8 dBm时仅29.4 mA，便于电池供电设备的功耗优化。
工作原理与系统架构
内部收发链路概述
AXM0F243在一个QFN40封装内集成了ARM Cortex-M0+微控制器和27–1050 MHz射频收发单元。射频前端采用差分结构，从ANTP和ANTN端口输出E类功率放大器信号。接收路径则由内部频率规划和增益控制环路来维持灵敏度，即使外围网络主要针对发射优化，接收性能依然能通过内部自动校准得到补偿。这种“发端优先”的设计降低了外部元件的调试复杂度。
E类功率放大器与外部网络设计
与传统的先设计功率放大器再添加匹配网络不同，E类放大器本身的效率、输出功率和波形受负载网络直接影响。因此，ANTP/ANTN到天线端口之间的网络实际上是一个集功放负载、差分转单端巴伦和滤波器于一体的多功能模块。设计将该网络分解为三部分：
- E类调谐元件：LC1、LC2（各18 nH）、LT1、LT2（各15 nH）、CM1（6.2 pF）、CM2（3.6 pF）以及CT1、CT2（各2.7 pF）共同决定了开关波形条件，使晶体管在电压为零时刻导通，从而最大化效率。其中CC1、CC2在本设计中预留但未使用，因为当前频点下电容值可通过CM1/CM2满足。
- 差分转单端巴伦：CB1与CB2标为“NC”，表明巴伦功能主要依靠LB1、LB2（各11 nH）和CB2（2.7 pF）实现。该结构将差分阻抗转换为50 Ω单端，同时提供一定的共模抑制。
- 谐波滤波器：为满足FCC杂散规定，在巴伦之后加入了由CE1、CE2（0 Ω跳线）、CE3（0.9 pF）、LE1（6.2 nH）以及CF1、CF2（各3.6 pF）、LF1（8.2 nH）构成的高阶低通/带通结构。CF3标记为NC，表明在此频率下该支路不需要。谐波滤波器的设计依据是对二次、三次谐波衰减要求，结合微带线寄生效应在PCB布局中微调取值。
整个网络中的容差值极小，例如CT1/CT2 2.7 pF要求±0.1 pF，电感LQW15A系列保证2%精度，这并非过度设计，而是因为E类放大器对负载参数极其敏感，即使0.5 pF的偏差也会导致输出功率降低0.5~1 dB，并使谐波抑制恶化2~3 dB。
时钟与VCO校准电路
射频锁相环的参考时钟由一颗48 MHz的TCXO提供（如NDK NT2016SA），其频率温度稳定性远优于普通晶振，确保窄带通信时频偏不会导致解调失败。同时，板上预留了32.768 kHz晶振接口，可直接驱动MCU的RTC，方便低功耗唤醒应用。
为了进一步优化接收和发射时PLL的相位噪声，芯片内置的VCO电流校准算法需要特定外部网络支持。原理图中R6（12 kΩ）、CLF（82 pF）连接在FILT引脚和测试点TST1之间，TST2悬空。该RC网络对芯片内部VCO偏置提供滤波和直流偏移，配合easyAX5043库中的校准函数，可在初始化时自动搜索最优的VCO工作点，将相位噪声降低1~3 dBc/Hz，提升阻塞性能。工程师在自绘PCB时切勿省略此部分，否则将导致射频综出器性能退化。
性能实测与数据分析
20 dB占用带宽测试
按照FCC §15.247(a)(1)(i)，20 dB带宽直接决定跳频通道数目。测试采用峰值检波，分辨带宽5 kHz，视频带宽15 kHz，频率跨度1 MHz。测得的20 dB带宽为169.6 kHz，小于250 kHz。据此，跳频系统需使用至少50个跳频通道，且任何一个频率在20秒内的驻留时间不得超过0.4秒。该参考信号设置已接近AXM0F243所能调制的最高数据速率极限，因此在大多数实际应用中，使用50通道的跳频方案即可合规。
峰值输出功率与载波功率限值
峰值功率测试采用200 kHz RBW/VBW，以最大保持方式扫描。仪器直读功率为14.72 dBm，计入0.95 dB电缆损耗后为15.67 dBm，仍远低于FCC规定的1 W（30 dBm）限值。这为外部增加功率放大器（PA）预留了至少14 dB的增益空间，以实现超视距通信。若产品仅用于短距离，则可直接使用芯片内部PA，无需额外PA及相应匹配电路，极大简化BOM。
AXM0F243芯片内部功能框图
杂散发射与限值掩模
杂散测试以100 kHz RBW进行，频段涵盖至10次谐波。根据FCC §15.247(d)，带外杂散需低于主频率峰值功率至少20 dB。受限频段（§15.205）还需满足§15.209的场强上限，换算为传导功率限值公式如下：
PdBm = 10 log( 0.3 * (E * 10^(-6))^2 / 0.001 )
其中E为μV/m单位场强限值。测试频谱叠加限值掩模后显示，在所有频率点上的发射均低于限值6 dB以上，预合规测试通过。优异的高频衰减证实外部谐波滤波器设计合理，特别在二次、三次谐波处衰减量超过35 dB。
发射功率与电流消耗关联表
了解不同输出功率级的电流对于电池续航估算至关重要。下表列出几个典型功率设置下的记录数据（多用途数字万用表在调试适配器跳线上测得，代表SoC总电流）：
参考设计系统架构与模块连接图
| 标称TX功率 (dBm) | 实际功率 (dBm, 未补偿) | 实际功率 (dBm, 含线损) | 消耗电流 (mA) |
|---|---|---|---|
| 14.0 | 14.72 | 15.67 | 80.2 |
| 7.0 | 6.6 | 7.55 | 42.5 |
| 0 | -0.8 | 0.15 | 29.4 |
| -10 | -11.2 | -10.25 | (未单独测耗) |
从数据可以看出，电流并非随功率线性下降。从满功率降至一半（约6.6 dBm），电流从80 mA降到42.5 mA，降幅约47%，说明PA效率在该功率回退点仍保持尚可。当功率退至0 dBm以下，总电流大幅降低，此时MCU和射频本振等基础功耗占据主导。对于频繁发送小数据包的传感器节点，采用闭环功率控制并将功率调整到刚好满足链路余量的水平，可有效延长电池寿命。
AXM0F243芯片引脚定义与外围电路连接图
工程设计与应用要点
BOM选型与容差控制
参考设计的BOM清单中对电感、电容的精度有严格要求。例如所有E类调谐电感容差均为2%，关键电容容差仅±0.1 pF。实际采购中可选用Murata LQW15A系列绕线电感及GRM15系列C0G电容，C0G介质的温度系数近乎零，保证了宽温下的参数一致性。避免在此网络中使用X7R/X5R电容，因其在高频下的有效容值下降和微音效应会恶化调制精度和频谱模板。
参考设计完整原理图
0欧姆跳线CE1、CE2、LVCO等不可随意取消，它们为后续微调网络拓扑提供了手段。若PCB布局引出额外焊盘，可通过切换0欧电阻接入不同电容值以优化谐波，这在原型调试阶段极为便利。
PCB布局与层叠控制
参考设计采用标准1 mm厚FR4板材、35 μm铜厚，两层板，无阻抗控制介质。这大幅降低了PCB成本。但布局时仍需严格遵守参考设计的地平面连续性，顶层射频走线尽量短而粗，周围全覆地铜并密集打地过孔。差分对ANTP/ANTN走线需严格对称，避免共模噪声耦合到底层及巴伦，否则会引入VCO牵引和杂散恶化。
参考设计PCB顶层布局图
SMA连接器接地焊盘直接大面积连接到底层地，避免形成感性返回路径。TCXO下方禁止走其他数字线，防止48 MHz时钟谐波耦合到射频输入端。32.768 kHz晶振外壳可接地以屏蔽工频干扰。
射频校准与生产测试
模块量产时必须进行至少一次的频率偏移校准，可以利用内部VCO校准算法自动调整。烧录固件时应将校准值存入NVM，上电后加载。对于发射功率一致性要求高的产品，可在产线对两个频点进行传导功率测量，通过调整内部TX增益寄存器来补偿器件和PCB的分散性，通常可将功率波动控制在±0.5 dB内。
FCC认证策略建议
尽管本文提供了FCC 15.247预合规测试数据，完整认证仍要求以最终产品形态在全频段、全电压、全温度范围内测试，并实现真正伪随机跳频序列。此外，射频暴露（SAR/MPE）评估也需依据实际最大占空比和天线增益计算。设计初期就应使射频输出留有匹配焊盘，以便在认证失败时通过微调电容/电感将杂散或带外噪声拉入限值内，避免改版造成新的一轮认证费用。
结语
AXM0F243 915 MHz参考设计完整展示了从功放调谐网络、滤波、时钟校准到FCC预测试的端到端射频解决方案。各项实测指标均证明该设计可直接应用于自动抄表、工业传感、资产跟踪等窄带物联网终端。掌握其中的E类负载网络分割设计思想和严谨的容差要求，工程师完全有能力将同一架构移植至其他目标频率，并顺利通过严格的法规认证。
