本地互联网络（LIN）作为一种历经二十余年演进的车载总线，至今仍在车身电子系统中承担着不可替代的角色。即便其最高速率仅为20 kbps，单帧有效载荷被限制在8字节，车厂仍广泛将其部署于后视镜、雨刮器、行李箱等对实时性要求不高的场合。而在被动进入/被动启动（PEPS）等新一代应用中，LIN也悄然与无线通信结合，催生了以蓝牙低功耗（BLE）为载体的手机钥匙（PaaK）架构。
然而，汽车电子开发面临严苛的成本和功耗约束。一方面，12 V铅酸蓄电池的容量限制了常电节点的平均电流；另一方面，日益增多的ECU数量要求单节点物料清单（BOM）极度精简。为此，将LIN收发器与电压调节器集成化的系统基础芯片（SBC）成为行业主流，而BLE系统级芯片（SoC）凭借超低功耗内核与硬件加解密同样不可或缺。
本文将基于NCV7428 SBC与NCV-RSL15/RSL10 BLE SoC，完整拆解一套面向汽车无钥匙进入的LIN+BLE融合参考设计。文章将逐一分析核心规格、总线原理、软件架构以及实测波形，并给出从元器件选型到电磁兼容的工程建议，帮助工程师快速构建具备高性价比的车载无线节点。
核心规格
下表汇总了该平台涉及的三颗核心器件关键参数，所有数值均源自产品数据手册与参考设计文档。
| 参数 | NCV7428 | NCV-RSL15 | NCV-RSL10 |
|---|---|---|---|
| 总线协议 | LIN 2.x / J2602 | - | - |
| 最大供电电压 | 28 V（绝对最大 45 V） | - | - |
| 内部LDO输出 | 3.3 V 或 5 V，70 mA，精度 ±2% | - | - |
| LIN数据速率 | 19.2 kbps | - | - |
| 无线协议 | - | BLE 5.2（支持 CODED PHY） | BLE 5.0 |
| 处理器核心 | - | Arm Cortex-M33 | Arm Cortex-M3 |
| 安全特性 | 状态机控制逻辑 | 硬件加解密引擎 | AES-128 硬件加速 |
| Flash存储器 | - | 512 KB | 384 KB |
| 工作温度范围 | AEC-Q100 Grade 2（−40°C 至 +105°C） | 同左 | 同左 |
| 超低功耗基准 | - | EEMBC ULPMark-CM 第二 | EEMBC ULPMark-CP 第一 |
其中，NCV7428的内部稳压器可直接为BLE SoC提供3.3 V电源，70 mA的驱动能力足以覆盖RSL15或RSL10在射频收发状态下的峰值电流（通常不超过20 mA），从而省去外部分立LDO。RSL15增加的CODED物理层使其在远距离轮胎压力监测（TPMS）等应用中更具优势，而RSL10则凭借极低的有源功耗在传统PEPS中拥有最佳的能效表现。
工作原理与系统架构
LIN总线物理层与逻辑
LIN总线采用单线双向传输，以12 V电池电压为隐性电平（逻辑1），通过开路集电极/开漏架构将总线拉低至接近0 V（逻辑0），从而实现“线与”功能。任何节点均可主动驱动总线为显性状态，实现多节点仲裁。根据规范，当总线电压降至标称12 V的40%以下（即 ≤4.8 V）时，接收器判定为逻辑0；当电压高于60%（≥7.2 V）时，判定为逻辑1。这一宽泛的电平区间为恶劣电磁环境下的可靠通信奠定了基础。
NCV7428内部集成了完整的推挽驱动器和比较器，直接与LIN数据引脚连接。其结构支持高达28 V的常规电源电压，并具备45 V的绝对最大额定值，足以应对抛负载等瞬态浪涌。19.2 kbps的固定数据速率在满足典型车身控制需求的同时，有效降低了软件编解码的CPU占用率。
系统基础芯片（SBC）状态机
NCV7428并非简单的物理层收发器，其控制逻辑内部实现了一个6状态状态机，由TxD和EN引脚共同控制。正常模式下，器件主动驱动总线并上电LDO；将EN置为低电平可使其进入待机模式，此时LDO关闭，仅保留唤醒检测功能，静态电流可降至微安级。该机制允许ECU在车辆熄火后彻底切断3.3 V供电，延长蓄电池寿命。参考设计中，RSL10通过GPIO控制EN引脚，结合UART接口的TxD/RxD，实现了对SBC模式的精确管理。
BLE SoC与软件驱动程序
RSL15出厂即提供CMSIS-Pack形式的LIN外设库，用户只需在RTE配置中勾选“LIN”组件，即可获得完整的控制器（主）或外设（从）驱动程序。对于未集成LIN库的RSL10，演示程序基于UART底层构建了自定义LIN协议栈。UART被配置为8N1格式，波特率19.2 kbps，发送时通过TxD直接驱动SBC，接收时则从RxD读取解调数据。实际测试表明，即使以纯软件方式实现，在Cortex-M3内核上也能稳定达到20 kbps的数据吞吐，完全满足标准LIN帧（含间隔场及同步场）的时序要求。
系统架构分为主节点与从节点两类。主节点负责发起请求帧，其NCV7428被配置为控制器模式，外部需要连接上拉电阻（1 kΩ）和防反向二极管（1N4148）至12 V总线，并提供100 nF的VS去耦电容和2 μF的VOUT输出电容。从节点仅需在LIN引脚端接220 pF负载电容和100 nF电源去耦，无需上拉电阻，体现了以引脚数最简化的低成本设计思想。
测试平台实物照片
性能实测与数据分析
测试平台包含两个从节点和一个主节点，所有节点均使用评估板搭配外部12 V电源。示波器同时监测TxD、RxD、EN以及LIN数据信号。下表总结了测试中记录的LIN总线关键参数。
| 信号特征 | 典型值 | 条件/说明 |
|---|---|---|
| 隐性电平 | 12 V | 由电池经上拉电阻提供 |
| 显性电平 | ≈0.7 V | 达林顿驱动管饱和压降 |
| 逻辑判决阈值 | 4.8 V / 7.2 V | 40%/60% 相对12 V |
| 波特率 | 19.2 kbps | 全温度范围内误差 < ±2% |
| 帧长度 | 主请求 + 从响应 | 均遵循LIN 2.2帧格式 |
测试平台系统框图
实测波形显示，主节点通过拉低TxD发起请求，LIN总线即刻被驱动为显性状态，输出间隔场（至少13个位时间的显性电平）和同步场（0x55）后，跟随受保护标识符（PID）及数据字节。从节点在正确接收PID后，由待机转入正常模式，并在响应间隙插入其数据帧。在整个突发传输期间，主节点的RxD信号清晰地镜像了本地TxD以及从节点响应的叠加波形，表明物理层接口工作正常，不存在总线竞争。RSL15的硬件LIN控制器和RSL10的软件实现均能在无错误的情况下完成数百次连续收发，LCD或LED指示灯正确反映通信成功状态。
供电方面，NCV7428的3.3 V LDO在70 mA满载时输出电压偏差不超过±2%，为两颗BLE SoC提供了与实验室电源等效的稳定电压轨。同时，无线射频发射期间，电源纹波未引起明显的信号畸变，说明SBC的输出噪声与负载调整率满足BLE射频的供电要求。
RSL15芯片LIN总线配置
工程设计与应用要点
外部元件选择依据
主节点必须通过外部1 kΩ上拉电阻将总线偏置到12 V，同时串联1N4148二极管以阻止反向电流在失电情况下倒灌至VOUT。1 kΩ值在总线电流驱动能力（约10 mA）与边沿速率之间取得平衡，过高则上升沿变缓，可能导致接收器采样错误；过低则功耗增大。从节点在无需驱动总线的场景下，可省略该电阻，仅保留220 pF负载电容以改善信号完整性。100 nF的电源去耦电容需紧靠NCV7428的VS引脚，负责滤除浪涌和纹波；VOUT端的2 μF电容器保证了LDO的稳定性和瞬态响应。
RSL10芯片LIN总线配置
电源与热管理
12 V转3.3 V的损耗主要落在SBC内部LDO上。当负载电流为30 mA时，功耗为 (12 V - 3.3 V) × 30 mA = 261 mW，SBC的SOT23-6封装热阻约为200°C/W，结温升高约52°C，在85°C环境温度下仍远低于最大允许值，因此无需额外的散热铜皮。但在高负载、高环境温度的场景，建议在PCB上增加大面积接地覆铜，并避免将器件靠近热源。若系统频繁工作于70 mA全载状态，务必核算功率预算，或改用5 V输出版本以降低压差。
布局与电磁兼容
LIN总线为单线传输，布线上应尽可能缩短SBC LIN引脚到连接器的距离，遵循远离大电流开关节点的原则。BLE天线的匹配网络与辐射区域必须与LIN的高阻抗回路隔离，防止13.56m的国际互扰。参考设计中，评估板将SBC与BLE天线置于相反而非同一侧，并利用地平面进行分割，取得了良好的射频链路预算。在PCB设计时，还要注意将12 V输入保护电路（TVS管、防反二极管）集中放置，形成窄带路径以抑制传导发射。
RSL10评估板供电电路
软件控制策略
主节点程序应严格遵循“请求-响应”时序：拉高EN使SBC进入正常模式，延时等待LDO稳定后，通过UART发送LIN帧头；发送完毕释放TxD，SBC自动切换为接收状态，等待从节点响应。从节点在初始化后进入低功耗睡眠，当MCU通过RxD唤醒中断检测到有效的间隔场后，才拉高EN启动本地LDO供电，完成数据接收与回复，最后再次失能EN回归待机。此策略使从节点平均电流低至数十微安，尤其适合由CR2032纽扣电池供电的钥匙卡应用。
结语
本文深入剖析了基于NCV7428 SBC与RSL15/RSL10 BLE SoC的汽车LIN+BLE融合方案，从不依赖外部LDO的极简BOM、19.2 kbps的可靠物理层，到通过状态机精细控制的低功耗待机机制，全面回答了成本与功耗两大核心挑战。该参考设计适用于无钥匙进入、TPMS、座椅控制等众多车型节点，其提供的软件库与开源示例显著降低了开发门槛，帮助工程师在极短时间内将创意转化为量产级硬件。
