USB PD3.1 规范的扩展功率范围（EPR）将功率上限从 100 W 一举推至 240 W，使快充技术从智能手机全面覆盖到高性能笔记本等大功率终端。然而，240 W 适配器面临着功率密度、全负载范围效率、待机功耗以及宽范围输出电压（5 V‑48 V）带来的供电与控制难题。传统 PFC＋LLC 或反激方案在如此宽的输出电压变化下，难以同时兼顾轻载高频切换与重载高效率，往往需要复杂的多级变换。
本文基于一套完整的 240 W PD3.1 EPR 参考设计，详细拆解其核心架构：前端采用临界模式图腾柱 PFC 控制器 NCP1680，后级为高频准谐振反激控制器 NCP1345，同步整流由 NCP4307 实现。通过集成 GaN 驱动 FET NCP58921/58922 以及独特的 Skip 模式联动，设计在 98 mm×51 mm×21.5 mm 的 2 层 PCB 上实现了 40 W/in³ 的功率密度，在 115 Vac/230 Vac 下满载效率分别达到 95.12% 和 96.17%，且待机功耗低于 120 mW。本文将逐级分析工作原理、核心参数、测试数据与工程实现要点，为工程师开发高密度 PD3.1 适配器提供完整参考。
核心规格
设计的关键技术指标如下表所示。
| 参数 | 数值 | 条件/备注 |
|---|---|---|
| 输入电压 | 90 Vac‑264 Vac | 全范围交流输入 |
| 最大输出功率 | 240 W | 48 V/5 A |
| 输出电压/电流 | 5 V/9 V/12 V/15 V/20 V/28 V/36 V/48 V，最大 5 A | 覆盖 PD3.1 EPR 全部档位 |
| 满载效率 | 95.12% (115 Vac)｜96.17% (230 Vac) | 48 V/5 A 条件下实测 |
| 平均效率 | 94.75% (115 Vac)｜95.43% (230 Vac) | 依 CoC/DoE 测量 25%/50%/75%/100% 负载平均 |
| 待机功耗 | <120 mW | 全输入电压范围 |
| 输出纹波与噪声 | <150 mV (5 V‑12 V)｜<230 mV (15 V‑48 V) | 峰峰值，20 MHz 带宽 |
| PCBA 尺寸 | 89 mm×51 mm×21.5 mm | 2 层板，名片大小 |
| 功率密度 | 40 W/in³ | 基于 PCBA 体积 |
| 拓扑结构 | 前端 CRM 图腾柱 PFC + 后级 2 开关 QR 反激 | 隔离型一体化方案 |
每一组输出电压均保证全程 5 A 负载能力，并且设计通过模拟协议子板实现，可无缝对接标准 48 V PD3.1 协议控制器子卡，使该参考设计具备即时的产品化适配能力。
工作原理与系统架构
前级图腾柱 PFC —— NCP1680 的 CRM 与 VSFF 控制
图腾柱无桥 PFC 因其理论效率优势被大量采用，但在传统 CCM 模式下，快桥臂（fast leg）需承受高反向恢复电荷，导致严重的开关损耗和 EMI。本设计选用 NCP1680 临界模式（CRM）控制器，并加入谷底开关频率折返（VSFF）功能，强制 PFC 在轻载时进入 DCM 及谷底切换，将开关频率限制在合理范围。在 90 Vac 输入满载时，PFC 电感电流峰值约 4.7 A（据 PFC 电感 140 μH、90 Vac 满载波形推算），CRM 模式让电流在每个周期归零后再开启，消除了快桥臂二极管反向恢复损耗。
快桥臂开关选用两颗集成驱动与 GaN FET 的 NCP58921（50 mΩ），慢桥臂则为两颗 SJ MOSFET NTMT064N65S3H (64 mΩ)。GaN 器件零反向恢复电荷的特性允许高频运行（开关频率在 90 Vac 峰值附近约 130 kHz），使 PFC 电感减小为 140 μH，仅用 PQ2015 磁芯（参见原始 PDF 中的 PFC 电感规格，感量 140 μH，匝比 50:3），大大缩小了磁性元件体积。
NCP1680 独特的 PFCOK 引脚在设计中得到巧妙利用：它接收来自反激初级侧驱动脉冲的负电平信号，当后级进入 Skip 模式时，强制 PFC 也进入强制 Skip 模式。此时 PFC 母线电压 Vbulk 会在设定值的 94% 至 100% 之间波动，PFC 开关管暂停工作，从而将轻载下 PFC 损耗削减约 80%，这是整机待机功耗低于 120 mW 的重要原因。
后级 2 开关 QR 反激 —— NCP1345 与 GaN 驱动
后级 DC/DC 变换采用两开关准谐振反激（2‑switch QR Flyback），由 NCP1345Q01 控制，高压侧与低压侧开关均使用两片 78 mΩ 的集成 GaN 驱动 FET NCP58922。通过两开关拓扑，原边漏感能量可直接回馈到输入母线，省去了 RCD 吸收电路，配合谷底开通，在 115 Vac 输入 48 V/5 A 输出时，开关频率约 110 kHz，效率提升 1.2% 以上。
NCP1345 集成精确的恒流控制和过功率保护，对宽输出电压范围尤为关键。初级电流检测电阻组合（R3=0.39 Ω，R4=0.36 Ω）采用两个并联 1206 电阻，分散热功率，并设置到每个输出电压下恒定的 OCP 阈值。当输出从 5 V 切换到 48 V 时，NCP1345 的 HV 启动电路及自适应供电可确保控制器安全工作，同时与次级侧 NCP4307 同步整流控制器协同，同步整流 FET 由 FDMS4D0N12C（N 沟道，12 mΩ）实现，在 48 V 满载时副边导通损耗仅约 0.6 W。
宽范围输出的辅助供电与协议模拟
由于输出电压跨 5 V‑48 V，辅助绕组供电面临极大变化范围：若用传统反激辅助绕组，在 5 V 输出时电压可能不足，而在 48 V 时又严重过压。该设计采用三绕组方案：两个正向辅助绕组（与主变压器二次侧耦合，匝数 17 T）分别为 PWM/PFC 控制器和高边 GaN 驱动提供 15 V‑46 V 的浮动电压，另一个反激辅助绕组（5 T）为同步整流控制器和光耦提供 2 V‑19.2 V，再经一级线性稳压为子卡和光耦供电。二极管 D15、D22 等快速整流以及 10 μF 电容构成滤波网络，保证瞬时负载波动下 Vcc 纹波控制在 ±2% 内。
240W评估板正面视图
协议模拟部分采用 3‑8 线译码器 74HC238 配合电阻网络，通过切换 NCP431 基准电压来改变输出电压档位。拨码开关可直接设定 5 V 至 48 V，输出接口兼容 USB‑C 16 脚母座，预留 CC 线接口和 PFC 启停信号，方便插接真实协议芯片子卡。
240W评估板背面视图
性能实测与数据分析
以下测试数据均基于 PDF 原始报告，所有效率测量均使用高精度功率计在 25°C 环境温度下记录。
240W评估板侧面轮廓图
| 测试项 | 测试条件 | 115 Vac 结果 | 230 Vac 结果 |
|---|---|---|---|
| 满载效率 | 48 V/5 A | 95.12% | 96.17% |
| 平均效率 (25%/50%/75%/100% 载) | 48 V 输出 | 94.75% | 95.43% |
| 10% 负载效率 | 48 V/0.5 A | 91.2% (估读) | 92.4% (估读) |
| 待机功耗 | 0 W 输出 | 105 mW | 110 mW |
| 功率因数 (PF) | 48 V/5 A | 0.99 | 0.96 |
| 0.25 W 极轻载效率 | 5 V/0.05 A | 68.5% | 69.1% |
| 输出纹波 (峰峰值) | 5 V‑12 V 满载 | <120 mV | <130 mV |
| 输出纹波 (峰峰值) | 15 V‑48 V 满载 | <210 mV | <220 mV |
俯视图
备注：10% 负载效率与极轻载效率由原报告效率曲线（图 11、图 15）估读，原始报告提供的平均效率图和 10% 载效率图表明低压输入时也能保持 90% 以上，轻载能效显著优于普通硬开关方案。
底视图
从效率与负载曲线（参见原始报告 5 V‑48 V 效率图）可以看出，48 V 满载高压输出是效率最高点，原因是副边导通损耗占比下降；而在 5 V 满载时，效率仍维持在 91% 左右，这得益于同步整流和低 Rdson 的次级 MOSFET。负载跳变波形（0→满载，90 Vac）显示 Vbulk 跌落小于 25 V，恢复时间 <5 ms，动态响应出色，母线电容仅 150 μF (450 V 电解)，容量已足够。
工程设计与应用要点
变压器与磁性元件
PFC 电感选用 PQ2015 磁芯，140 μH，辅助绕组 3 T，电感量在 100 kHz、0.1 V 偏置下测试。主变压器使用 PQ32/18，匝比 17 (初级) : 2 (次级) 和辅助绕组，初级电感 450 μH，漏感控制 <5 μH，谐振电容 0.22 μF/450 V 的 C31/C37 与其构成准谐振槽，确保谷底导通精确。变压器飞线需短且贴近 GaN 漏极，以减少高频辐射。
功率器件的选型与热管理
快桥臂 GaN NCP58921 的 50 mΩ 导通电阻在 3 A rms 电流下产生约 0.45 W 导通损耗，加上开关损耗，每个 GaN FET 总耗散约 0.8 W。设计利用 PCB 铜箔和微小散热通孔将热量传导至底层，并借助名片式 PCB 的自然对流，满载 90 Vac 时热像显示最高温升点在慢桥臂 SJ FET 处，约 85°C，距器件允许结温有充裕裕量。实际量产时，可在器件底部增加散热垫或扩大铜皮面积进一步降低温升。
PFC Skip 与 PWM 联动的实现
Skip 联动是降低轻载损耗的关键。NCP1345 在极轻载下进入深度 Skip 模式，DRV 驱动脉冲宽度极窄，通过隔直电容 C33 和整流管 D18 产生负电平脉冲，注入 NCP1680 的 PFCOK 引脚，强制 PFC 停止开关。该负脉冲幅度约 -5 V（受 6.2 V 齐纳二极管 ZD5 限制），持续时间 2 μs，确保可靠触发。实际波形显示，在 115 Vac、48 V/0 A 时，Vbulk 在 375 V‑398 V 间缓慢摆动，PFC 开关完全停止，待机功耗由此降低至 110 mW 以下。
PCB 布局与 EMI 考量
2 层板实现 240 W 电源，布局极为紧凑。关键的功率回路包括 PFC 高频电流回路（从母线电容 C32→慢桥臂下管→快桥臂电感→快桥臂上管→C32）和反激初级回路（从母线电容→高频变压器初级→下管→检流电阻→地）。这些回路面积均控制在 1 cm² 以内，走线宽度 3 mm 以上，并使用 1210 尺寸的 MLCC 与电解电容高频退耦。输入共模电感 18 mH、X2 电容 0.47 μF 和 Y2 电容两级滤波，使得传导 EMI 在 150 kHz‑30 MHz 频段留有 6 dB 以上裕量。
结语
该 240 W 设计通过 NCP1680 CRM 图腾柱 PFC、NCP1345 准谐振反激与 GaN 功率集成，成功将 PD3.1 EPR 适配器的效率和功率密度推至新高，同时保持低于 120 mW 的待机功耗。整套方案适用于笔记本电源适配器、高功率快充充电器和通用工业电源，设计者可直接采用或在此基础上集成 USB‑C 协议芯片，快速实现 48 V/5 A 的终端产品。关键的经验如 PFC Skip 联动、多绕组辅助供电和 2 层板高频布局，均可复用至其他宽输出范围的电源开发中。
