可以更改硬盘物理ID(不是逻辑卷标号),XP下使用,目前只对硬盘有效
上传时间： 2014-01-08
上传用户：330402686
磁盘信息获取 要求：用Windows API中有关调用获取系统中磁盘的各种信息（类型、逻辑驱动器、卷标、剩余空间）。
上传时间： 2015-09-29
上传用户：cylnpy
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
本文首先分析了自动组卷系统在具体的教学活动过程中的实际需求，然后以高中英语的教学为背景，设计与实现了一个实际的自动组卷系统，对其中的数据库结构设计以及各个主要模块的实现进行了详细的介绍。本系统可以从试题库中自动的查找和组织出一些不同类型、不同难度、不同章节范围内的试题来组成一份合理的试卷。它采用的是利用试卷自动生成算法记录试题的一组特征值，根据用户提供的试卷题目类型、章节分布、难易程度等条件，借助于系统中的一系列数据文件，使具体课程的相关数据动态地抽象成逻辑数据，用以解决通用问题，线性的规划出一份约束满足的、合理的试卷。
上传时间： 2016-05-10
上传用户：2525775
数据资源模式手册 卷1 本书介绍通用数据模型，包括大量经过验证的数据模型，如人与组织、产品定制、装运和接收、预算背景、雇员资格和表现等，还有新的数据集市设计，包括财务分析、库存管理和装运逻辑。使用本书提供的数据模型作为基本模板，信息系统的建模人员可以在较高起点上启动数据模型建模和数据仓库建模工作，还可以根据企业需求和逻辑模型进行定制，加快数据建模过程和提高建模效率。本书适合作为数据建模人员的参考书。
上传时间： 2014-01-25
上传用户：tb_6877751
数字逻辑基础教程 PDF版
上传时间： 2013-04-15
上传用户：eeworm
可编程序逻辑控制器第六讲
上传时间： 2013-06-30
上传用户：eeworm
ALTERA可编程逻辑器件及其应用
上传时间： 2013-04-15
上传用户：eeworm
VHDL硬件描述语言与数字逻辑电路设计
上传时间： 2013-05-19
上传用户：eeworm
晶体管-晶体管逻辑电路
上传时间： 2013-07-12
上传用户：eeworm
