占用资源少的verilog HDL uart接口;采用固定波特率115200 占用资源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号... 👤 kikye ⬇️ 44 次下载 verilog 115200 uart HDL