Verilog HDL高级数字设计
·作者:[美]Michael D.Ciletti出版社:电子工业出版社 内容简介:本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题,还...
·作者:[美]Michael D.Ciletti出版社:电子工业出版社 内容简介:本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题,还...
LINUX源码分析 包括定时器 系统调用...
由董信、林生佑、汪召兵、周启龙四人组成的代码分析小组分析了sys_getitimer、sys_setitimer 和sys_alarm 三个系统调用并了解了定时器的工作机制,在这里我向简要介绍一下我的源代码分 析的情况。...
单片机定时器t0\t1计算、串口设置、波特率误差分析...
μC-OS-Ⅱ软件定时器管理算法分析及改进...