随着FPGA技术的发展，在FPGA上实现片上系统在技术上已经可能。基于FPGA片上系统开发已成为目前FPGA应用的一个热点。但是基于FPGA片上系统对使用者的知识要求比较高，使用流程比较复杂，参考资料不多。成为目前开发者应用的瓶颈。本书针对基于FPGA片上系统开发的核心，用户IP的开发，并结合XILINX的嵌入式开发工具EDK，详细讲解了怎么去开发和调试客户自己的用户硬件外设（用户IP），使得开发者可以很快地熟练使用EDK，进行自己的片上系统开发。书中内容主要针对嵌入式用户硬件外设的开发流程和调试方法，不涉及开发语言的细节。在使用本书前必须熟练掌握硬件描述语言。本书基于XILINX的嵌入式开发平台，讲解了嵌入式系统的基本概念：FPGA原理和MicroBlaze处理器和最新的多端口内存控制器（MPMC）。以基于3个不同总线和接口的试验，详细讲述了怎样开发用户自定义IP。本书前三章以基本概念介绍为主。后四章以试验为主，分别介绍了在XILINX嵌入式开发平台上常用接口上用户IP开发的实现：第4章是介绍了EDK工具的使用流程；第5章是PLB总线的用户IP的开发；第6章是FSL总线的用户IP的开发；第7章是多端口内存控制器（mpmc）中NPI接口的用户IP的开发。
上传时间： 2022-07-28
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（70）资源包含以下内容：1. 数据采集 数据采集 数据采集.2. 对DS1302完整的驱动.3. 说明： 1. DL1MS: 延时1ms 子程序, DL01MS : 延时0.1ms 子程序 2. MOV R0,#80H 红外接收的数据的地址 80H~8DH 3. SHOW_RFCO.4. RS232转RS485电路原理图.5. 用中文介绍Xilinx公司FPGA/CPLD的集成开发环境－ISE软件的简单使用.6. ZIGBEE无线组网架构方案说明,主从方式祥述.7. 这是ZIGBE——13192光盘全部内容.8. 美国GE公司MIL-1553B测试程序.9. 适合开发板EasyARM2200、SmartARM2200、MagicARM2200和MagicARM2200-S.10. NIOS嵌入系统下硬件浮点指令单元加减乘除程序,已验证通过.11. nios系统诸多范例.12. nios系统下LVDS的ip源码.13. 数字温度计 单片及课程设计 C 语言设计1.14. nios总线与现场总线can的总线桥接口IP程序.15. 关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间.16. 4*4键盘c程序 4*4键盘c程序 4*4键盘c程序.17. 遥控器解码和1602驱动程序.18. 一个电话报警器的完整c语言源代码。可以供初学者学习学习。.19. PWM信号控制KeilC51演示程序.20. 这是一款经过制作,并且调试成功的无线话筒,是用protel画的原理图,还有元件的封装..21. 三星原厂的S3C2440开发板测试程序包括nandflash.22. 模拟I2C总线源程序.23. 三星s3c2440 usbdevice模块的下载程序.24. i2c通信汇编程序.25. 这是一张PROTEL图.26. 飞思卡尔的键盘中断源代码,C语言写的,很不错的.27. 8路数据循环采集.28. 刚才上载了LCD的中文件数据手册。现在再上一个自己写的比较通用的LCD驱动程序模版。.29. 再来一个IIC的时钟实现的例程吧。都是自己写的.30. 学习运用MFC封装类的DLL,可以实现GUI 的通用性..31. 本程序功能为在FPGA上nios处理器的网卡接口程序。.32. 本程序功能是在FPGA上nios处理器的lcd接口程序。.33. 本程序功能是在FPGA上nios处理器的flash接口程序。.34. 本程序功能是在FPGA上nios处理器的sram接口程序。.35. 本程序功能是在FPGA上nios处理器的usb接口程序。.36. 本程序详细介绍了LCD1602的使用方法及初始化..37. 有关语音的滤波以及自动增益控制电路的原理图以及PCB图.38. 周立功的LPC214X的例程关于AD转换的.单通道AD转换..39. 周立功LPC214X关于硬件出发转换的程序..40. LCM128645液晶范例（ST7920） 该液晶使用ST7920控制器.
上传时间： 2013-06-07
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（148）资源包含以下内容：1. 是一本西安交通大学出版社出的《TurboC/BorlandC＋＋builder用户界面程序设计》。.2. 小区可视对讲键盘检测程序.利用pt6964芯片..3. 嵌入式WEB服务器 thttpd,shttpd等的源码.4. 位置式PID程序的实现.5. 华为的内部资料.6. 详细介绍了80*86的工作机制.7. 专用集成电路设计基础 孙肖子 第2章 集成电路工艺基础及版图设计.8. 工业蓝牙控制器主板.9. proteus 仿真实例.10. MIPS 汇编指令基础 做嵌入式.11. 基于单片机AT89S52的LCD液晶显示程序.12. ISE最常用的FPGA、CPLD开发软件教程.13. 一个使用AT89C2051单片机作为主控芯片的全自动洗衣机.14. i2c协议介绍.15. 本文档主要介绍Q.931协议基本知识.16. Mini51板lcd1602字符显示,汇编程序。.17. 单片机汇编例程学习,大量的汇编例程.18. C和C++在嵌入式编程里面的应用.19. Nucleus系统介绍文档.20. pci9052下的开发软件,希望大家能用的着.21. 单片机项目资料.22. 基于５１单片机的LCD1602显示.23. SPI_Master source code.24. 基于arm—LPC2103的LCD12232的驱动程序.25. 基于arm—LPC2103的串口通讯程序.26. 关于钢铁行业的气体容量法的碳硫分析仪的源码和原理图.27. 步进电机控制程序.28. EP2C8Q208的PROTEL格式的原理图和PCB.29. ISP for STR73X 默认情况下, bank0 是映射到地址0x00. 考虑到,IAP程序需存储在bank1,而用户程序需存储在bank0. 因此须使用CAPS工具,将bank1映射到地址0.30. 我用BASIC开发环境下的LED屏单显示实验程序.31. Quartus II的TCL脚本的教程.32. i2c的调适成学。ARM7 交流使用.33. lab100实验板说明书以及原理图纸.34. PalmOs API.35. 用c语言编写实现FFT算法.36. 学习FPGA嵌入式开发的完美视频教程,QUARTUS2软件学习的好帮手.37. ATmega128实验板 简要介绍： 主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLAS.38. 很适合IT专业人士的一份个人职业规划指南 一个招聘者的感悟：选择比努力更重要.39. 用proteus和Keil结合做的51单片机的音乐程序。.40. IBM经典小黑T40的原理图.
上传时间： 2013-04-15
上传用户：eeworm
Xilinx EDK是一个囊括所有用于设计嵌入式编程系统的解决方案。这个预配置的套件包括了Platform Studio工具以及您用嵌入式IBM PowerPC? 硬件处理器核和/或Xilinx MicroBlaze?软处理器核进行Xilinx平台FPGA设计时所需的技术文档和IP.
上传时间： 2013-05-17
上传用户：eeworm
ISE® 12 软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的 IP 支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。
上传时间： 2013-05-15
上传用户：eeworm
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外，赛灵思还在 ISE 12 套件中采用了大量软件基础架构，并改进了设计方法，从而不仅可缩短运行时间，提高系统集成度，而且还能在最新一代器件产品系列和目标设计平台上扩展 IP 互操作性
上传时间： 2013-04-15
上传用户：eeworm
随着信息技术的飞速发展，数据吞吐量急剧增长，要求有更高的传输速度，来满足大量数据的传输，而原有的并行数据传输总线结构上存在自身无法克服的缺陷，在高频环境下容易串扰，而增大误码率。SATA串行总线技术应运而生。作为一种新型的总线接口，它提供了高达3.0Gbps的数据传输速率，使用8B/10B编码格式，采用LVDS NRZ串行数据传输方式，有良好的抗干扰性能，有更强的达到32位的循环冗余校验，并且提供了良好的物理接口特性，支持热拔插，代表着计算机总线接口技术的发展方向。FPGA作为一种低功耗的半导体器件，在高频工作环境中有优良的性能，将处理器与低功耗FPGA结合起来使用是数据存储应用的趋势，这样能够使得接口方案更加灵活。而在众多FPGA器件中，Xilinx公司的Virtex-4平台内部集成了PowerPC高性能处理器，并且其中提供了Rocket IO MGT这种嵌入式的多速率串行收发器，能够以6.25-622Mb/s的速度传送数据，并且支持包括SATA协议在内的多种串行通信协议。 本文从物理层、链路层、传输层分析了SATA1.0技术的接口协议，在此基础提出满足协议需求和适合FPGA设计的设计方案，并给出总体设计框图，依照FPGA的设计方法，采用Xilinx公司的Virtex-4设计了一个符合SATA1.0接口协议的嵌入式存储装置，实现数据的存储，仿真运行结果正常。
上传时间： 2013-04-24
上传用户：sz_hjbf
近几年来，OFDM(Orthogonal Frequency Division Multiplexing)技术引起了人们的广泛注意，根据这项新技术，很多相关协议被提出来。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口满足IEEE 802.16标准的宽带无线通信系统，IEEE标准在2004年定义了空中接口的物理层(PHY)，即802.16d协议。该协议规定数据传输采用突发模式，调制方式采用OFDM技术，传输速率较高且实现方便、成本低廉，已经成为首先推广应用的商业化标准。 本文主要对IEEE802.16d OFDM系统物理层进行研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路，利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大，为了找到适合采用FPGA实现的算法，分析了同步误差和不同信道估计算法对接收信号的影响，并结合计算量的大小提出了一种新的联合同步算法，以及得出了LS信道估计算法最适合802.16d系统的结论。 其次，完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高，采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。 最后，采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。 关键词：IEEE802. 16d； OFDM； 同步；信道估计；基带系统
上传时间： 2013-07-31
上传用户：1757122702
随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
