verilogHDL
共 382 篇文章
verilogHDL 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 382 篇文章，持续更新中。
加法器 用VerilogHDL实现加罗华域加法器
加法器
用VerilogHDL实现加罗华域加法器
可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---
可综合的VerilogHDL设计实例:
---简化的RISC 8位CPU设计简介---
Xilinx VerilogHDL_LCD驱动程序的源代码
Xilinx VerilogHDL_LCD驱动程序的源代码
VerilogHDL硬件描述语言之8
VerilogHDL硬件描述语言之8
VerilogHDL硬件描述语言之6
VerilogHDL硬件描述语言之6
VerilogHDL硬件描述语言之5
VerilogHDL硬件描述语言之5
VerilogHDL硬件描述语言系列之2
VerilogHDL硬件描述语言系列之2
Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核
Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。
在信息信号处理过程中
在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两
VerilogHDL硬件描述语言(简单的Verilog HDL语法
VerilogHDL硬件描述语言(简单的Verilog HDL语法
VerilogHDL教程
VerilogHDL教程，硬件描述语言，Pdg格式，请用超星阅览器打开。
VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯
VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯
这是一个量化编码当中关于A律和u律压缩和扩展的源程序
这是一个量化编码当中关于A律和u律压缩和扩展的源程序，程序由VerilogHDL语言编写，算法在Modelsim上进行仿真过
24C01A的Verilog HDL仿真代码
24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
使用VerilogHDL语言实现硬件的开发模拟
使用VerilogHDL语言实现硬件的开发模拟，本程序是实现静态数码管的模拟显示
VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
VerilogHDL_advanced_digital_design_code_Clock_generator
VerilogHDL高级数字设计源码Clock_generator
VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Ch11
VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch10
VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9
VerilogHDL_advanced_digital_design_code_Ch9
VerilogHDL高级数字设计源码Ch9
VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8
VerilogHDL_advanced_digital_design_code_Ch8
VerilogHDL高级数字设计源码Ch8