VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
华为Verilog HDL 入门教程,下载后请解压。...
👤 talenthn
⬇️ 43 次下载
verilog语言
利用FPGA控制SDRAM,相信很多朋友都需要
快下载吧...
👤 qilin
⬇️ 67 次下载
FPGA实现DSP的Verilog 示例...
👤 1427796291
⬇️ 113 次下载
uart pci 等verilog hdl 代码...
👤 waitingfy
⬇️ 182 次下载
数字钟的verilog代码,quartusII开发环境....
👤 onewq
⬇️ 119 次下载