VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
Verilog硬件描述语言设计,黄金参考指南中文版...
👤 er1219
⬇️ 127 次下载
DAC converter design with Verilog code and testbench...
👤 yyyyyyyyyy
⬇️ 160 次下载
eeprom的Verilog HDL源代码,含eeprom的读写!Quartus II5.0平台测试通过!...
👤 BOBOniu
⬇️ 58 次下载
关于FFT实现的Verilog代码,...
👤 脚趾头
⬇️ 149 次下载
verilog 入门电子学习资料,看完之后对你一定有很大帮助...
👤 eclipse
⬇️ 89 次下载