VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog 实现的hamming码生成,用于fpga...
👤 xhz1993
⬇️ 84 次下载
使用verilog编写分频器,包括奇分频和偶分频,可以进行任意奇偶分频...
👤 stvnash
⬇️ 164 次下载
Read-only memory,Verilog code...
👤 caixiaoxu26
⬇️ 154 次下载
verilog golden reference guide.pdf...
👤 ma1301115706
⬇️ 50 次下载
多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码...
👤 cc1
⬇️ 186 次下载