crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design....
verilog技术资料
📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
🔥 verilog热门资料
查看全部4703个资源 »Verilog HDL Guide,是学习Verilog不错的教程,是CHM格式的
Verilog HDL Guide,是学习Verilog不错的教程,是CHM格式的...
arm10_verilog.rar是基于arm10的verilog代码
arm10_verilog.rar是基于arm10的verilog代码，对学习和理解 arm10的工作原理和做基于verilog的FPGA开发有帮助。...
verilog基础知识与快速提高练习,包括verilog的语法知识
verilog基础知识与快速提高练习,包括verilog的语法知识，以及一些基本操作...
FFT Verilog RTL 经过测试与Altera FFT IP相当的verilog代码
FFT Verilog RTL 经过测试与Altera FFT IP相当的verilog代码...
💻 verilog源代码
查看更多 »📂 verilog资料分类