VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
Verilog学习全部资料,学习的同志赶快收了...
👤 silenthink
⬇️ 103 次下载
verilog PLL的代码,和PLL 的功能介绍,希望能通过,只是简单了点...
👤 爱死爱死
⬇️ 89 次下载
verilog语言实现,利用BlockRAM实现FIFO。...
👤 zsjinju
⬇️ 121 次下载
some example for verilog design...
👤 王庆才
⬇️ 79 次下载
很好的verilog教材,特别是对可综合和非可综合讲的很好。...
👤 lx9076
⬇️ 108 次下载